APEX II
®
可编程逻辑
器件系列
数据表
2002年8月版。 3.0
功能...
■
■
■
使用可编程逻辑器件（PLD）制造的0.15 -μm的清一色
层的铜的金属制造工艺（最多8个金属层的）
–
每秒1千兆位（ Gbps）的真LVDS
TM
， LVPECL ，伪
电流模式逻辑（ PCML ）和HyperTransport
TM
接口
–
时钟数据同步（ CDS ）的真LVDS接口
纠正任何固定的时钟 - 数据歪斜
–
启用通用的网络和通信总线I / O
如RapidIO的标准
TM
， CSIX ，乌托邦IV和POS -PHY
4级
–
支持高速外部存储器接口，包括
零总线转换（ ZBT ） ，四倍数据率（ QDR ） ，和双
数据速率（DDR）静态RAM（SRAM ） ，以及单数据速率（ SDR）的
和DDR同步动态RAM（ SDRAM）的
–
快30％到40 ％的设计性能比APEX
TM
20KE
平均设备
–
增强型4096位嵌入式系统块（ ESBs ）
实现先入先出（ FIFO ）缓冲器，双端口RAM +
（双向双端口RAM），以及内容可寻址
存储器（ CAM）的
–
高性能，低功耗的铜互连
–
快速的并行字节宽的同步设备配置
–
查找表（ LUT）的逻辑可用于寄存器密集
功能
高密度的体系结构
–
1,900,000 5,250,000以最大的系统门（见
表1）
–
高达67,200逻辑单元（LE ）
–
可以在不降低使用多达1146880 RAM中的位
可用逻辑
低功耗工作设计
–
1.5 V电源电压
–
铜互连降低功耗
–
多电压
TM
I / O为1.5 V， 1.8 V， 2.5 V和3.3 V的支持
接口
–
ESB产品提供可编程节电模式
Altera公司。
DS-APEXII-3.0
1
ALTERA [ ALTERA CORPORATION ]
