FLEX 6000可编程逻辑器件系列数据手册
实用
描述
在FLEX 6000 OPTIFLEX架构由逻辑单元（LE ）的。
每个LE包括一个4输入查找表（LUT ），其可以实现任何
4输入功能，寄存器，以及携带和级联的专用路径
链功能。因为每个LE包含一个寄存器，设计可以很容易地
流水不消耗更多的LE 。指定的门数
FLEX 6000器件包含了所有的LUT和寄存器。
的LE被组合成称为逻辑阵列块（LAB ）基团;每个LAB
包含10个LE 。 Altera的软件会自动将相关的LE成
同一个LAB ，最大限度地减少所需的互连的数目。每
LAB可以实现逻辑的一个中等大小的块，例如计数器或
多路复用器。
在FLEX 6000器件，以及和信号互连
器件管脚，通过迅速完成的路由结构提供
互连。路由结构是一系列快速，连续行的和
运行的整个长度和宽度的器件列的通道。任何
LE或引脚可以喂或通过迅速完成任何其他LE引脚或喂食
互连。请参阅“ FastTrack网络互连”上
这个数据表
了解更多信息。
每个I / O引脚由I / O单元（IOE ）位于每行的最后喂
和FastTrack网络互连的列。每个IOE包含一个
双向I / O缓冲区。每个IOE放在旁边的一个实验室，它可以
受该LAB的局部互连驱动。此功能允许快速
小于8毫微秒时钟到输出时间时，一个引脚由任何的驱动
10个LE在相邻的LAB 。此外，任何LE可以通过行驱动的引脚和
列互连。 I / O引脚可以驱动LE通过行和注册
列互连，提供设置时间低至2 ns的时间和保持时间
0纳秒。 IOEs提供多种功能，如JTAG BST的支持，
摆率控制，以及三态缓冲器。
示出了FLEX 6000 OPTIFLEX架构的框图。
每组10个LE被组合成一个LAB和实验室都
排列成行和列。实验室是由相互连接
FastTrack网络互连。 IOEs位于每个FastTrack网络的端
互连的行和列。
Altera公司。
5
ALTERA [ ALTERA CORPORATION ]
