MAX 7000A可编程逻辑器件数据手册
对于已注册的函数，每个宏单元触发器可以单独
编程以实现D，T， JK或SR运行具有可编程
时钟控制。触发器可以被绕过的组合操作。
在设计输入，设计人员指定所需的触发器类型;该
Altera的软件然后选择用于每个最有效的触发器的操作
注册功能，以优化资源利用。
每一个可编程寄存器的时钟可以在三种不同的模式：
■
■
■
全局时钟信号。这个模式实现最快的时钟到输出
性能。
由高电平有效的时钟使能全局时钟信号使能。时钟
使由一个乘积项产生的。此模式提供一个使能
每个触发器，同时仍实现了快速的时钟到输出
全局时钟的性能。
用乘积项阵列时钟来实现。在这种模式下，
触发器的时钟可以通过埋宏单元或I / O引脚的信号。
2个全局时钟信号在MAX 7000A器件提供。如图所示
in
图1中，
这些全局时钟信号可以是真实的或的补
的全局时钟管脚或者，
GCLK1
or
GCLK2.
每个寄存器还支持异步预置和清除功能。如
所示
图2中，
产品期限选择矩阵分配乘积项
来控制这些操作。虽然产品的长期驱动的预设，
从寄存器明确的是可以得到有效高电平，低电平有效控制
通过反转逻辑阵列内的信号。此外，每个寄存器
清除功能可以由低电平有效的专门被单独驱动
全球CLEAR引脚（ GCLRn ） 。上电时，每一个MAX 7000AE注册
装置可以被设置为高或低的状态。此电状态是
在设计输入指定。在上电时，每个在EPM7128A寄存器和
EPM7256A设备被设定为低状态。
所有的MAX 7000A I / O引脚有一个快速的输入路径宏蜂窝寄存器。
这个专用路径允许信号绕过PIA和组合
逻辑的时钟到输入端D触发器具有极快的（低
2.5纳秒）输入设置时间。
Altera公司。
9
ALTERA [ ALTERA CORPORATION ]
