MAX 7000可编程逻辑器件系列数据手册
每一个可编程寄存器的时钟可以在三种不同的模式：
■
■
■
由一个全球性的时钟信号。这种模式实现了最快的时钟，用于─
输出性能。
由一个全局时钟信号和由高电平有效的时钟使能
启用。此模式提供每个触发器的使能，同时还
实现全球的快时钟至输出性能
时钟。
通过用一个乘积项实现的阵列时钟。在这
模式中，触发器可以通过信号从埋入时钟
宏单元或I / O引脚。
在EPM7032 ， EPM7064 ， EPM7096及设备，所述全局时钟信号
可以从一个专用的时钟管脚，
GCLK1,
如图
图1 。
在MAX 7000E和MAX 7000S设备， 2个全局时钟信号
可用。如图
图2中，
这些全局时钟信号可以是
真或任一的全局时钟引脚的补码，
GCLK1
or
GCLK2.
每个寄存器还支持异步预置和清除功能。
如图
图3
和
4,
产品期限选择矩阵中分配
乘积项来控制这些操作。虽然
产品长期驱动的预置和清除寄存器都是高电平有效，
可以通过在反相的信号来获得低有效控制
逻辑阵列。此外，每个寄存器清零功能可以是
由低电平有效的专用全局清零引脚单独驱动
（ GCLRn ） 。在上电时，设备中的每个寄存器将被设置为一个
低状态。
所有MAX 7000E和MAX 7000S I / O引脚有一个快速的输入路径到
宏单元的寄存器。这个专用路径允许信号绕过
PIA和组合逻辑和被驱动到一个输入端D触发器用
极快（ 2.5纳秒）输入设置时间。
扩展产品条款
虽然大多数的逻辑功能可以用5来实现
可用在每个宏单元的乘积项中，更复杂的逻辑
功能需要额外的乘积项。可以在另一个宏
被用来提供所需的逻辑资源;然而，该
MAX 7000的体系结构还允许双方共享和并行
扩展乘积项（ “扩展” ），提供额外的
乘积项直接在同一个LAB任何宏蜂窝。这些
扩展有助于确保逻辑合成的具有最少
可能的逻辑资源，以获得最快的速度。
Altera公司。
11
ALTERA [ ALTERA CORPORATION ]
