®
包括
MAX 9000A
MAX 9000
可编程逻辑
器件系列
数据表
2003年6月版。 6.5
功能...
■
■
■
■
■
■
■
■
■
■
■
■
■
高性能的CMOS基于EEPROM的可编程逻辑
基于第三代多阵列矩阵器件（PLD ）
（ MAX
®
）架构
5.0 -V在系统可编程（ ISP） ，通过内置的IEEE标准。
1149.1联合测试行动组（ JTAG ）接口
内置JTAG边界扫描测试（ BST ）电路符合IEEE
标准。 1149.1-1990
高密度的可擦写可编程逻辑器件（ EPLD ）家族
从6000到12000可用门（见
表1）
10 ns的引脚对引脚的逻辑延迟高达计数器频率
144兆赫
完全符合外围部件互连特别
利益集团的（ PCI SIG ）
PCI本地总线规范2.2修订版
双输出宏单元独立使用的组合和
注册逻辑
FastTrack网络
®
互连快速，可预测的互连延迟
输入/输出寄存器明确和时钟使能对所有的I / O引脚
可编程输出摆率控制，以降低开关噪声
多电压
™
I / O接口的操作，允许设备与其连接
3.3 V和5.0 V器件
可配置扩展器产品长期经销，允许多达32个
每个宏单元乘积项
可编程节电模式，超过50 ％的功率
减少每个宏单元
表1. MAX 9000器件特性
特征
可用门
触发器
宏单元
逻辑阵列模块（LAB ）
最大用户I / O引脚
t
PD1
（纳秒）
t
前苏联
（纳秒）
t
FCO
（纳秒）
f
CNT
（兆赫）
EPM9320
EPM9320A
6,000
484
320
20
168
10
3.0
4.5
144
EPM9400
8,000
580
400
25
159
15
5
7
118
EPM9480
10,000
676
480
30
175
10
3.0
4.8
144
EPM9560
EPM9560A
12,000
772
560
35
216
10
3.0
4.8
144
Altera公司。
DS-M9000-6.5
1
ALTERA [ ALTERA CORPORATION ]
