版本2.04 - 2007年9月7日
405GPr - Power PC的405GPr嵌入式处理器
数据表
注意事项:
1.在下列所有的I / O规格表“NA”的意思是“不适用”和“ DC”的时序值
表示“不关心”。
2.请参阅“测试条件”第42页的输出容性负载上。
I / O规格, 1组
(共3页1 )
注意事项:
1. PCI时序是运行在高达66.66MHz 。 PCI输出保持时间要求是1ns的为66.66MHz ,并为2ns为33.33MHz 。
在同步模式中,定时是相对于SysClk时钟。在异步模式下,时间是相对于PCICLK 。
2.以太网接口满足了IEEE 802.3标准定义的时序要求。
3.对于PCI I / O H被在0.9OV指定
DD
和I / O L为0.1OV规定
DD
。对于所有其他接口, I / OH为2.4 V指定
和I / O L为0.4 V.规定
输入(纳秒)
信号
建立时间
(T
IS
分)
3
3
dc
3
3
na
3
na
3
3
3
5
na
na
3
3
na
100
na
na
na
保持时间
(T
IH
分)
0
0
dc
0
0
na
0
na
0
0
0
0
na
na
0
0
na
0
na
na
na
输出( NS )
有效的延迟
(T
OV
MAX )
6
6
na
6
6
na
6
dc
6
6
6
na
na
na
6
6
可设定
1 OPB时钟
周期+ 10ns的
20
20
20
保持时间
(T
OH
分)
1
1
na
1
1
na
1
dc
1
1
1
na
na
na
1
1
2
1 OPB时钟
期
2
2
2
输出电流(mA )
I / O ^ h
(分钟)
0.5
0.5
na
0.5
0.5
0.5
na
0.5
0.5
0.5
0.5
na
0.5
0.5
0.5
0.5
10.3
10.3
10.3
10.3
10.3
10.3
10.3
na
4
4
4
1
1
1
na
na
na
na
na
na
10.3
10.3
10.3
na
I / 0 1
(分钟)
1.5
1.5
na
1.5
1.5
1.5
na
1.5
1.5
1.5
1.5
na
1.5
1.5
1.5
1.5
7.1
7.1
7.1
7.1
7.1
7.1
7.1
na
7.1
7.1
7.1
na
PHYRX
PHYRX
PHYRX
EMCMDClk
PHYTX
PHYTX
PHYTX
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
PCI时钟
1
1
2 ,异步
2
2
2
2
2 ,异步
2 ,异步
2 ,异步
2
2
2
2 ,异步
时钟
笔记
PCI接口
PCIAD31 : 0
PCIC3 :0 [ BE3 :0]
PCICLK
PCIDevSel
PCIFrame
PCIGnt0[Req]
PCIGnt1 : 5
PCIIDSEL
PCIINT [ PerWE ]
PCIIRDY
PCIParity
PCIPErr
PCIReq0[Gnt]
PCIReq1 : 5
PCIReset
PCISErr
PCIStop
PCITRDY
PCI时钟
PCI时钟
1
1
ASYNC
1
1
1
1
ASYNC
1
1
1
1
以太网接口
EMCMDClk
EMCMDIO [ PHYMDIO ]
EMCTxD3 : 0
EMCTxEn
EMCTxErr
PHYCol
PHYCrS
PHYRxClk
PHYRxD3 : 0
PHYRxDV
PHYRxErr
PHYTxClk
AMCC
47