405GPr - Power PC的405GPr嵌入式处理器
版本2.04 - 2007年9月7日
数据表
信号功能描述
（共8页1 ）
复用的信号示于下面的分配给每一复用球的第一信号名称括号。
注意事项：
1.接收器输入具有滞后性。
2.必须拉起来。请参阅“上拉和下拉电阻”第29页上推荐的终止值。
3.必须拔下来。请参阅“上拉和下拉电阻”第29页上推荐的终止值。
4.如果不使用，必须拉起。
5.如果不使用，必须拔下来。
6.复位期间捆包输入;上拉或根据需要往下拉。
7.拉可能需要。请参阅第29页上的“外部总线控制信号” 。
信号名称
描述
I / O
TYPE
笔记
PCI接口
PCIAD31 ： 0
PCIC3 ：0 [ BE3 ：0]
的PCI地址/数据总线。复用的地址和数据总线。
PCI总线命令和字节使能。
PCI奇偶校验。平价甚至跨越PCIAD0 ： 31 PCIC0 ： 3 [ BE0 ： 3 ] 。
PCIParity有效后，无论是地址还是数据相一个周期。
驱使PCIAD0 PCI设备： 31负责驾驶
PCIParity在下一个PCI总线时钟。
PCIFrame驱动由当前PCI总线主，以指示
开头和一个PCI访问持续时间。
PCIIRDY由当前PCI总线主驱动。断言
PCIIRDY表示该PCI引发剂已准备好传送数据。
目前PCI事务的目标驱动PCITRDY 。断言
PCITRDY的表示该PCI目标是准备传输数据。
目前PCI事务的目标可以断言PCIStop到
指示向请求PCI主它要结束当前
交易。
PCIDevSel由当前的PCI事务的目标驱动。一
PCI目标断言PCIDevSel当它已解码的地址和
命令编码，并声称该交易。
PCIIDSel是在配置周期来选择PCI从设备
接口进行配置。
PCISErr用于报告地址奇偶校验错误或灾难性的
通过PCI目标检测故障。
PCIPErr用于在PCI交易报告数据奇偶校验错误。
PCIPErr被驱动为有效的装置接收PCIAD0 ： 31
PCIC0 ： 3 [ BE0 ： 3]和PCIParity ，而对数据2的PCI时钟
这糟糕的奇偶校验检测。
PCICLK用作异步PCI时钟的时
异步模式。它是未使用时， PCI接口被操作
同步与PLB总线。
PCI特定的复位。
PCI中断。开漏输出（两个状态; 0或开路）
or
外设写使能。低时，任四PerWBE0 ：3的写
字节使能低。
多用途信号，当内部仲裁者用作为PCIReq0 ，
和作为GNT当外部仲裁器被使用。
作为PCIReq1 ： 5时，输入内部仲裁器使用。
I / O
I / O
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
2
PCIParity
I / O
PCIFrame
PCIIRDY
PCITRDY
I / O
I / O
I / O
2
2
2
PCIStop
I / O
2
PCIDevSel
I / O
2
PCIIDSEL
PCISErr
I
I / O
PCIPErr
I / O
2
PCICLK
I
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
5V容限
3.3V PCI
PCIReset
O
PCIINT [ PerWE ]
O
PCIReq0[Gnt]
PCIReq1 ： 5
I
I
30
AMCC
AMCC [ APPLIED MICRO CIRCUITS CORPORATION ]
