初步
Am79C864A
物理层控制器，加扰器（ PLC -S ）
特色鲜明
s
实现了FDDI物理层协议
ISO标准（ FDDI ） 9314-1
s
实现了ANSI标准的流密码
加扰/解扰
s
硬件物理连接管理
（ PCM ）的支持
s
进行物理连接的插入和
切除
s
片上链接错误监视器（ LEM ）及链接
稳定性测试（ LCT ）
s
线路状态检测
s
重复过滤器
先进
微
器件
s
弹性缓冲和更流畅的功能
s
4B / 5B编码/解码
s
全双工操作
s
数据成帧
s
机内自测试
概述
物理层控制器与扰码器（ PLC -S ）
是CMOS装置，以及物理数据
发射器（ PDT）和物理数据接收器（ PDR ）
实现物理层协议（PHY）和por-
在ANSI Fi的的站管理（ SMT ）的系统蒸发散
BER分布式数据接口（ FDDI ）标准。该
PLC -S ， PDT和PDR被统称为
AmPHY 。由PLC -S IN-执行PHY功能
数据上的符号对边界CLUDE成帧，所以
弹性缓冲作用，对平滑函数， 4B / 5B
编码和符号解码，在线状态检测，
重复过滤功能，以及流密码Scram-
金光闪闪/解扰。进行SMT功能包括
物理连接管理系统（PCM ） ，物理
连接的插入和删除，并链接
错误监控。
在PLC -S芯片接收符号宽（ 5比特）的数据
还有一个25 MHz的时钟恢复从PDR芯片
并且搜索一个JK符号对（也称为开始 -
ING分隔符） 。它使用的起始定界符建立
字节边界（即帧中的数据） 。
成帧的数据随后被发送到弹性缓冲器哪
用来补偿频率差BE-
补间恢复的时钟和本地时钟。数据输出
把由弹性缓冲由平滑检查
并在必要的时候，空闲码元被插入BE-
补帧，以保持空闲的最低数量
在帧间间隙的符号。
然后，数据被解码并发送至媒体访问
控制（MAC ）芯片。的数据是字节宽（10位）和
时钟由一个12.5 MHz的本地时钟。
出版＃
15535
启示录
B
修订
/0
发行日期：
1993年11月
在PLC -S接收到字节宽的数据从MAC处
每秒1250万个字节，编码和数据
发送象征性的数据，每2500万的符号
第二个PDT芯片。在发射路径中，存在一个重
泥炭过滤器，以检测损坏的符号和转换
他们进入暂停和空闲符号的指定模式。
在每个PLC -S芯片的重复过滤器将最后
一帧片段的字节到空闲的符号，因此
最终从环中除去碎片。
该PLC -S设备包括流加密加扰/
规定在ANSI TP- PMD解扰标
准传输通过双绞线电缆。为
铜为基础的设计，该扰码器/解扰器可
可以或者通过软件或硬件使能。对于Fi的
基于BER的设计中，扰码器/解扰器是显示
在默认情况下禁止。供的详细描述
使用PLC -S符合ANSI标准的铜FDDI系统
设备，请参阅AMD PID ＃ 18258A ，
实施FDDI
在铜;在ANSI X3T9.5标准。
在PCM初始化相邻的PHY的连接
并管理在PHY信令。 PCM组成的
PCM的状态机，它决定了定时和
对于PCM国家的要求，而PCM伪
码，其提供的信息为通信
cated到相邻的PCM和指定连接
化政策。该PLC -S芯片包含PCM国家
机，而在PCM的伪码是由控制
软件。该PCM状态机与通信
使用比特信令机制，相变材料等
某些线路的状态被接收和发送。该
PCM还利用了链接错误监视器中
本文件包含正在开发的产品的信息，在高级微设备公司信息
旨在帮助您评估该产品。 AMD保留对本建议修改权利或停止工作
产品，恕不另行通知。
3-3
AMD [ ADVANCED MICRO DEVICES ]
