最终科幻
COM'L ： H-5 /7/10 /15/ 25 Q -10 /二十五分之一十五
IND ：H -10/15 /25 C- 20/25
PALCE16V8家庭
EE CMOS 20引脚通用可编程阵列逻辑
特色鲜明
s
引脚和功能与所有20引脚兼容
GAL器件
s
电可擦除CMOS技术
提供了可重构逻辑和全
可测性
s
高速CMOS技术
- 5 ns的传播延迟为“-5”版本
- 7.5 ns的传播延迟为“ -7”版本
s
直插式替代PAL16R8
系列和大部分PAL10H8系列
s
输出可编程为注册或
组合中的任何组合
s
外围组件互连（PCI ）
柔顺
s
可编程输出极性
s
可编程的启用/禁用控制
s
预加载输出寄存器可测性
s
上电自动复位寄存器
s
高性价比的20引脚塑料DIP ， PLCC ，和
SOIC封装
s
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
s
经过全面测试的100 ％的编程和
官能的产率和高可靠性
s
5 ns的版本采用了分体式的引线框架
改进的性能
概述
该PALCE16V8是一种先进的PAL器件建成
低功耗，高速，电可擦除的CMOS
技术。它与所有的20管脚功能兼容
GAL器件。宏单元提供了一个通用的设备
架构。该PALCE16V8将直接更换
PAL16R8和PAL10H8系列器件，与例外
和灰PAL16C1的。
该PALCE16V8利用熟悉的加总产品
（和/或）体系结构，允许用户实现
复杂的逻辑功能容易且高效。多种
组合逻辑的电平总是可以被减小到
加总的产品形式，采取的非常有优势
宽输入盖茨在PAL制式的设备可用。该方程
系统蒸发散通过浮点编程到器件
门单元的与逻辑阵列中，可擦除
电。
固定或阵列允许多达八个数据的乘积项
每个输出为逻辑功能。这些乘积之和
喂输出宏单元。每个宏单元可以亲
编程作为注册或组合使用主动 -
高或低电平有效输出。输出配置
通过两个全局位和1位当地确定
控制四个多路复用器在每个宏单元。
AMD的FusionPLD程序允许PALCE16V8 DE-
标志使用各种流行的实现
行业标准的设计工具。通过与紧密合作
在FusionPLD的合作伙伴，AMD认证的工具
提供准确，高质量的支持。通过确保三阶
党的工具可用，成本降低，因为
设计师不必买了一套完整的新
工具为每个设备。该FusionPLD方案还
极大地缩短了设计时间，因为设计师可以使用
工具已安装和熟悉。
2-36
出版＃
16493
启示录
D
发行日期：
1996年2月
修订
/0
AMD [ ADVANCED MICRO DEVICES ]
