A43E26161
Pin Configuration (continued)
54 TSOP (II)
VDDQ
VSSQ
DQ
15
DQ
12
DQ
14
DQ
13
DQ
11
DQ
10
UDQM
VDDQ
VSSQ
CKE
VSS
VSS
DQ
8
VSS
VDD
CLK
DQ
9
NC
A11
NC
A9
A8
A7
A6
A5
A2
A4
A3
54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28
A43E26161
1
VDD
2
DQ
0
3
VDDQ
4
DQ
1
5
DQ
2
6
VSSQ
7
DQ
3
8
DQ
4
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
VSSQ
CS
BS0
BS1
A0
WE
A10/AP
CAS
VDD
LDQM
VDDQ
RAS
DQ
5
DQ
6
DQ
7
A1
Block Diagram
LWE
I/O Control
Bank Select
Data Input Register
DQM
Row Buffer
Refresh Counter
Row Decoder
1M X 16
1M X 16
1M X 16
1M X 16
Output Buffer
Sense AMP
Address Register
CLK
DQi
LCBR
LRAS
Column Buffer
ADD
Column Decoder
Latency & Burst Length
LRAS
LCAS
LRAS
LCBR
LWE
LWCBR
Timing Register
Programming Register
DQM
CLK
CKE
CS
RAS
CAS
WE
DQM
(December, 2004, Version 1.0)
2
AMIC Technology, Corp.
AMICC [ AMIC TECHNOLOGY ]
