数据表AS1100
参数
符号条件
输入电流DIN ， CLK ， LOAD我
IH
, I
IL
V
IN
= 0V或VDD
逻辑高输入电压
V
IH
逻辑低输入电压
V
IL
输出高电压
V
OH
DOUT ，我
来源
= -1mA
输出低电压
V
OL
DOUT ，我
SINK
= 1.6毫安
滞后电压
V
I
DIN ， CLK ， LOAD
时序特性
CLK时钟周期
t
CP
CLK脉冲宽高
t
CH
CLK脉冲宽度低
t
CL
CLK崛起LOAD保持上升
t
CSH
时间
DIN建立时间
t
DS
DIN保持时间
t
DH
输出数据传输延迟
t
DO
C
负载
= 50pF的
LOAD上升沿到下一个
t
LDCK
时钟上升沿
最小负载脉冲高
t
CSW
数据到段延迟
t
DSPD
民
-1
3.5
VDD - 1
典型值
最大
1
0.8
0.4
1
100
50
50
0
25
0
25
50
50
2.25
单位
µA
V
V
V
V
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
引脚说明
针
1
2, 3, 5–8, 10,
11
4, 9
12
13
14–17, 20–23
18
19
24
名字
DIN
功能
数据输入。数据编程到16Bit的移位寄存器在CLK的上升沿
8位驱动线是吸收电流从显示的共用阴极。
DIG 0 - DIG 7
在关断模式下， AS1100可切换输出到VDD
GND
这两个GND引脚都必须连接
选通输入。与LOAD的上升沿信号的串行数据的16位被锁存到
负载
该寄存器。
时钟输入。该接口能够支持时钟频率高达10MHz 。串行
CLK
数据被移入内部移位寄存器与CLK信号的上升沿。对
DOUT引脚的数据被应用于与CLK的下降沿。
SEG A- G，
七段驱动线，包括小数点。当一个段被关断
DP
输出被连接到GND。
目前进入我
SET
确定峰值电流通过该段，因此
ISET
亮度。
VDD
正电源电压（ + 5V ）
串行数据输出驱动器级联。输出是后16.5个时钟周期有效。该
DOUT
输出从未设置为高阻抗。
版本1.32 ， 2004年10月
第12页3
AMSCO [ AUSTRIAMICROSYSTEMS AG ]
