AS5501 / AS5502多模电力线调制解调器
数据表
有用于产生所述一个频率 - 合成器
FSK信号。
与输入信号的TXD选通带的CKTX的控制输入端的高边沿
合成器被修改从而导致对应于数据输入的频移。
在接收模式中，相同的合成器被用来生成混频器的参考时钟。
混频器的频率Fmixer被设置为一个值，以将FSK信号向下折叠，以两个一
可能的IF-频率（ 2.7kHz / 5.4kHz ） 。
该SCCLK - PLL被用于过滤所述第二频率合成器的相位抖动
产生参考时钟为SC-过滤器。有必要作为一个外部电容器
在PLL环路的低通filtercomponent 。
该带通滤波器被用来适当地限制输出频谱为电力线调制解调器
应用程序。
输出级被设计成连接到外部缓冲器布置
最小的输出阻抗和增加输出摆幅。该接口向
外部电路，是用特殊的I / O引脚允许与电压运行在高达+ 24V 。
两个偏压销M1M和P1M外部缓冲级被偏压（激活） 。当
这两个引脚是不活动的，所述缓冲器处于高阻抗模式。
1.2.1 FREQ -GEN
由于频移键控信号进行编程，在步为150Hz ，而CKSYS
时钟频率是使用5.5296MHz下列结构用于产生频率：
N
10
FSYNTH
加法器
1k
res2304
FOUT
CKSYS
5.5296M
SUM- REG
12
2k
＆放大器;
256
s
q
r
对SC- CLK被定义为16
时代的中心频
带通滤波器。
用于产生FSK或混合器 -
频率， Fsynth得到了16分
对于一代适当DAC输入
信号。
这意味着，两个合成器的
频率步长为2400Hz 。
为了得到一个2400Hz ，分辨率
由2304年师必须由减2304时做的内容
SUM - REG超过2303 。
SUBSTR = 5529.6kHz / 2.4kHz时= 2304 （ = > RES 2048 + 256 ）
要产生63.9 ... 140.55kHz的范围标记频率，加法器系数Nmark有
为：
Nmark = 16 * Fmark / 2.4kHz时
以覆盖所希望的频率范围内具有9比特字， 426固定数量被加入。
MRK- REG
Nmark = MRK - REG + 426
FOUT
FMARK
民
最大
0
511
426
937
1022.4kHz
2248.8kHz
63.9kHz
140.55kHz
9/25页
版本A ， 2000年5月
AMSCO [ AUSTRIAMICROSYSTEMS AG ]
