AS8500 -
初步数据表
奥地利
4
针
1
2
3
引脚功能说明SOIC 16封装
名字
RSHL
RSHH
ETS
描述
从分流电阻偏低anlalog输入
从分流电阻器高侧anlalog输入
参照RSHL模拟输入
模拟输入为差分输入ETS- VBAT的
模拟输出电流源
评论
模拟常见的VBAT ， ETS和ETR ;返回内部
电流源
4
VBAT
参照RSHL模拟输入
模拟输入为差分输入ETS- VBAT的
模拟输出电流源
5
6
7
8
9
10
11
12
13
14
15
16
VSS
EZPRG
VSSD
CLK
SCLK
SDAT
INTN
VDDD
VDDA
REF
AGND
ETR
模拟部分0V-电源
数字电源输入进行编程齐纳保险丝。
用于数字部分0V-电源和接地参考点
数字输入的外部时钟，主时钟输入
串口时钟输入SDI端口
串行数据输入和输出
数字I / O从比较器中断
转换完成标志外部INTERUPT和同步
+ 5V数字电源
+ 5V模拟电源
参考输入/输出
模拟地， ADC的参考地
参照RSHL模拟输入
模拟输出电流源
必须连接到VSS有一个30 nF电容
该引脚必须有一个50-100nF电容到VSS连接;
没有直接连接到VSSD / VSS允许
信号唤醒外部μC
在正常模式下
外部时钟的典型8.192兆赫;在MWU模式（见7.4）
外部连接必须是高阻抗，或连接到
VDDD ，以减少电流消耗
用户必须提供一个串行时钟在该输入
该输入必须是开放的或连接到VDDD 。它并不意，
该OTP内容由用户修改。
表1 ：引脚说明
图2 ：原理图封装外形SOIC 16
1.1版本， 04日至4月06
www.austriamicrosystems.com
第39 3
AMSCO [ AUSTRIAMICROSYSTEMS AG ]
