功能说明
皮尔™ 18CV8Z实现逻辑功能的总和， OF-
在可编程-AND /产品表现形式固定或逻辑
数组。用户定义的函数由编程所创建的
输入信号连接到阵列中。用户可配置
输出结构中的I / O宏单元的形式进一步增加
逻辑的灵活性。
在输出功能的影响） 。
可变产品期限分布
皮尔™ 18CV8Z提供113项产品驱动
8或功能。这些产品的条款分布在中
中的基团8，10 ，12， 14输出，和16 ，以形成逻辑和
（参见图9） 。这种分布能够最佳利用的
设备资源。
体系结构概述
皮尔™ 18CV8Z架构则说明该块dia-
克图8.十专用输入和8个I / O提供最多
18路输入和8个输出创造的逻辑功能。在芯
该装置是一个可编程的电可擦除AND阵列
其驱动的固定或阵列。利用这种结构，所述
PEEL ™ 18CV8Z可以实现多达八个求和的副产物
逻辑表达式。
有关与每个八，功能是I / O宏
细胞可以被独立地编程为12不同的一个
配置。可编程宏单元允许每个I / O是
用于创建的顺序或组合逻辑功能
高电平或低电平有效极性，同时提供三种不同的
反馈路径到与阵列。
可编程I / O宏单元
独特的12 -配置输出宏单元提供的COM
完整地控制每个输出的结构。的能力，以
配置每个独立的输出可以让你定制的config-
皮尔™ 18CV8Z的下时的精确要求
你的设计。
宏单元架构
每个I / O宏单元，如在图9中，由一个D型
触发器和两个信号选择多路复用器。的结构
每个宏单元是由4 EEPROM位确定控制 -
林志玲这些多路复用器。这些位决定输出极性，输出
放型（注册或未注册的）和输入 - 反馈路径
（双向I / O ，组合反馈） 。请参考表1
详细信息。
等效电路为12宏单元配置
示于图11.除了仿效4 PAL-
型输出结构（配置3 ， 4,9 ，和10） ，所述宏观
电池提供额外的八种配置。当创建一个
PEEL ™器件的设计，所需的宏小区的配置是
通常在设计文件中明确指定的。当设计
汇编或编译，宏蜂窝的配置位
在JEDEC编程文件的最后行定义的。
和/或逻辑阵列
皮尔™ 18CV8Z的（可编程与阵列中显示
图9），通过输入线交叉乘积项构成。该
输入线和产品方面的用途如下：
36输入线路：
- 20个输入行进行真正的和信号补
施加到10个输入引脚
- 16个额外的线路进行真正的和补充的价值
从8个I / O或反馈输入信号
113产品条款：
- 102个乘积项被用于形成产品的功能总和
- 8输出使能条件（每个I / O）
• 1全球同步预定期限
- 1全球异步清零期限
- 1可编程时钟期限
在每个输入行/乘积项相交，还有一个
即判定是否有一个EEPROM的存储单元
在那个路口逻辑连接。每款产品期限
基本上是一个36输入端与门。一个产品的术语，所配置
连接至输入信号的两个真和补体将
总是为FALSE ，因此不会影响到OR功能，它
驱动器。当上一个乘积项的所有连接被打开，一个
“不关心”的状态存在，并且长期将永远是TRUE。当
编程的PEEL ™ 18CV8Z ，程序员首先将设备
执行批量擦除以删除以前的模式。擦除
周期中打开该阵列中的每个逻辑连接。该装置是
配置成通过编程以执行用户定义的函数
选择连接与阵列中。 （请注意，剥离™
器件编程器，自动编程，所有的连接
对未使用的产品条款，使他们有没有
易亨电子股份有限公司
www.anachip.com.tw
3/10
输出类型
从或阵列的信号可以直接馈送到输出引脚
（组合功能）或锁存到D型触发器（寄存器
羊羔功能）。 D型触发器锁存的上升数据
时钟的边沿，并且由全局预置和清除控制
条款。当同步预置术语被满足时，在Q输出
投放寄存器的设置HIGH在时钟的下一个上升沿
输入。满足了异步清零套q低，无论
时钟状态。如果这两个条件同时满足时，明确
将覆盖预设。
输出极性
每个宏单元可被配置为实现高电平有效或
低电平有效逻辑。可编程极性省去了
外部的逆变器。
OUTPUT ENABLE
每个I / O宏单元的输出可被启用或禁用
其相关联的可编程输出的控制下使
乘积项。当逻辑条件设定上
输出使能项被满足时，输出信号被传播到
1.0版2004年12月16日
ANACHIP [ ANACHIP CORP ]
