SRAM
奥斯汀半导体公司
+5V
AC测试条件
输入脉冲电平................................... VSS至3.0V
输入上升和下降时间为5ns .......................................
输入时序参考电平1.5V .............................
输出参考电平1.5V .....................................
输出负载..............................参见图1和图2
MT5C1008
+5V
480
480
Q
255
5 pF的
Q
255
30
图。 1输出负载
当量
图。 2输出负载
当量
笔记
1.
2.
3.
参考V所有电压
SS
（GND）。
-2V脉冲宽度为20ns <
I
CC
依赖于输出负载和循环率。
指定的值适用于与输出
卸，并且f =
1
赫兹。
t
RC （ MIN ）
此参数是保证，但未经测试。
试验条件与输出负载指定
如示于图1 ，除非另有说明。
t
LZCE ，
t
LZWE ，
t
LZOE ，
t
HZCE ，
t
HZOE和
t
HZWE
用CL = 5pF的被指定为与图。 2.过渡
测量± 200mV的自稳态电压典型，
允许实际测试器的RC时间常数。
7.
8.
9.
10.
11.
12.
13.
4.
5.
6.
在任何给定的温度和电压条件下，
t
HZCE小于
t
LZCE和
t
HZWE小于
t
LZWE和
t
HZOE小于
t
LZOE 。
WE \\为高读周期。
设备被连续地选择。芯片使能和
输出使他们的活动状态被保持。
地址有效之前或重合，最新
发生芯片使能。
t
RC =读周期时间。
CE2的定时是一样的CE1 \\定时。该
波形反相。
芯片使能（ CE1 \\ ， CE2 ）和写使能（WE \\）可
启动和终止一个写周期。
数据保留电气特性（仅L型）
描述
V
CC
为保留数据
CE \\ > （V
CC
- 0.2V)
数据保持电流
芯片取消到数据
保留时间
手术恢复时间
V
IN
> （V
CC
- 0.2V)
或< 0.2V ， F = 0
V
CC
= 2V
I
CCDR
1.0
mA
条件
符号
V
DR
民
2
最大
---
单位备注
V
t
CDR
t
R
0
t
RC
---
ns
ns
4
4, 11
VCC低于数据保存波形
V
CC
t
数据保持方式
4.5V
CDR
V
DR
V
DR
＆ GT ; 2V
4.5V
t
R
＆ LT ; V
SS
+ 0.2V
MT5C1008
修订版6.5 7/02
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
5
432
4321
4321
1
4321
CE2
V
IH
V
IL
321
21
321
321
3
CE1\
V
IH
V
IL
487
337
4226
331154321
87
4226
331154321
876
421154321
321154321
326
82
87
432
3216
432154321
321154321
87
421154321
321154321
876
4326
3326
87
987654321
4321
321
321
321
987654321
4321
4321
321
987654321
987654321
4321
987654321
321
4321
321
321
987654321
4321
4321
321
987654321
4321
987654321
不在乎
未定义
ASI [ ADVANCED SEMICONDUCTOR ]
