引脚说明
VCC
GND
VDD
PWRVDD
PWRGND
电源电压（除42 - PDIP所有的包）。
地面（除42 - PDIP所有套餐; 42引脚PDIP GND相连只有逻辑核心和
嵌入式程序存储器） 。
电源电压为42引脚PDIP ，连接唯一的核心逻辑和嵌入式程序
内存。
电源电压为42-引脚PDIP只连接的I / O焊盘的驱动程序。应用程序
板
必须
连接VDD和PWRVDD的电路板电源电压。
地面为42引脚PDIP ，只有连接的I / O焊盘的驱动程序。 PWRGND和GND
通过共同的硅衬底的弱连接，但不通过任何金属连接。该
应用板
必须
无论GND和PWRGND连接到电路板接地。
P0口是一个8位漏极开路双向I / O口。作为输出口，每位能驱动8个
TTL输入。当1秒写入端口0引脚，引脚可作为高阻抗
输入。
端口0也可以被配置成在被复用的低阶地址/数据总线
访问外部程序和数据存储器。在这种模式下， P0具有内部上拉电阻。
P0口还可在Flash编程接收的字节代码，并输出代码字节
在程序验证。
在程序的验证，需要外部上拉电阻。
端口0
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。端口1输出缓冲器可
汇/源4个TTL输入。当1秒写入端口1引脚，它们拉高了
内部上拉，并可以作为输入。作为输入使用时， P1口被外部
拉低时将输出电流（I
IL
由于内部上拉的） 。
端口1也接收过程中的Flash编程和校验低位地址字节。
端口引脚
P1.5
P1.6
P1.7
第二功能
MOSI （用于在系统编程）
MISO （用于在系统编程）
SCK （用于在系统编程）
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
汇/源4个TTL输入。当1秒写入端口2引脚，它们拉高了
内部上拉，并可以作为输入。作为输入使用时， P2口被外部
拉低时将输出电流（I
IL
由于内部上拉的） 。
端口2在从外部程序存储器取发出的高位地址字节
在使用16位地址外部数据存储器访问（ MOVX @ DPTR ） 。在这
应用程序， P2口使用很强的内部上拉发送1 。在外部访问
使用8位地址（ MOVX @ RI）的数据存储器，端口2发出的P2 Spe-的内容
CIAL功能寄存器。
口也接收期间闪存程序高阶地址位和一些控制信号
编程和验证。
4
AT89S51
2487B–MICRO–12/03
ATMEL [ ATMEL CORPORATION ]
