DRAM
奥斯汀半导体公司
1 MEG ×4的DRAM
快速页模式DRAM
作为军事
特定网络阳离子
• SMD 5962-90847
• MIL -STD- 883
DQ1
DQ2
WE \\
RAS \\
A9
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
20引脚DIP （C ， CN ）
MT4C4001J
引脚分配
（ TOP VIEW ）
20
19
18
17
16
15
14
13
12
11
VSS
DQ4
DQ3
CAS \\
OE \\
A8
A7
A6
A5
A4
20引脚SOJ （ ECJ ）
20引脚LCC （ ECN ） ， &
20引脚鸥翼（ ECG）
DQ1
DQ2
WE \\
RAS \\
A9
1
2
3
4
5
26
25
24
23
22
VSS
DQ4
DQ3
CAS \\
OE \\
特点
•工业标准引脚排列X4 ，时间，功能和
套餐
•高性能， CMOS硅栅工艺
•单+ 5V ± 10 ％电源
•低功耗，只有2.5mW备用; 300mW的活跃，典型的
•所有的输入，输出和时钟是完全TTL和CMOS
兼容
• 1024周期刷新分布在16毫秒
•刷新模式： RAS \\ - 只， CAS \\ -before - RAS \\
（CBR） ，及隐藏
•快速页模式访问周期
• CBR与WE \\高（ JEDEC测试模式能够通过
WCBR ）
A0
A1
A2
A3
VCC
9
10
11
12
13
18
17
16
15
14
A8
A7
A6
A5
A4
20引脚DIP （ CZ ）
OE \\ 1
DQ3 3
VSS
5
2 CAS \\
4 DQ4
6 DQ1
8 WE \\
10 A9
12 A1
14 A3
16 A4
18 A6
20 A8
DQ2 7
RAS \\
9
A0 11
A2 13
VCC 15
A5 17
A7 19
选项
•时机
为70ns存取
80ns的访问
100ns的访问
120ns的访问
•包
陶瓷DIP （ 300密耳）
陶瓷DIP （ 400密耳）
陶瓷LCC *
陶瓷ZIP
陶瓷SOJ
陶瓷鸥翼型
记号
-7
-8
-10
-12
概述
该MT4C4001J是随机访问的固态
组织一个x4含4,194,304位内存
配置。在读或写周期的每个位
通过20位地址，这是唯一的解决
输入的10位（ A0- A9）的时间。 RAS \\用来锁存
前10个比特和CAS \\后面10位。读或写
周期被选择用在WE \\输入。在我们的逻辑高电平\\
决定READ模式，而逻辑低电平WE \\使然
写模式。在一个写周期，数据（D）中被锁存
通过或下降沿WE \\ CAS \\ ，以先到为准最后。如果
WE \\变低之前， CAS \\变低，输出引脚（S ）
保持开放（高阻） ，直到下一个CAS \\循环。如果我们去\\
低开后的数据到达输出引脚（S ） ，QS被激活，
保留所选择的小区的数据，只要CAS \\保持为低
（不管我们的\\或RAS \\ ） 。这么晚WE \\脉冲结果
读写周期。四个数据输入和四个数据
输出是通过4引脚使用通用I / O路由和
引脚方向控制的WE \\和OE \\ 。 FAST- PAGE-
模式操作允许更快的数据操作（读，
写或者读 - 修改 - 写）内的一个行地址
（ A0 - A9 ）定义的页面边界。快速页面方式
（续）
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
CN
C
ECN
CZ
ECJ
心电图
号
号
号
号
号
号
103
104
202
400
504
600
*注意：
如果浸焊和引线连接需要在LCC
包，引线片连接之前，必须在可焊完成
畅游操作。
欲了解更多产品信息
请访问我们的网站：
www.austinsemiconductor.com
MT4C4001J
修订版1.5 10/02
1
AUSTIN [ AUSTIN SEMICONDUCTOR ]
