SRAM
奥斯汀半导体公司
256K ×1的SRAM
SRAM存储器阵列
作为军事
特定网络阳离子
• SMD 5962-88725
• SMD 5962-88544
• MIL -STD- 883
MT5C2561
引脚分配
( TOP VIEW )
24引脚DIP (C )
( 300密耳)
A6
A7
A8
A9
A10
A11
A14
A15
A0
Q
WE \\
VSS
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VCC
A5
A4
A3
A2
A1
A17
A16
A13
A12
D
CE \\
特点
高速: 35 , 45 , 55 , 70
备用电池: 2V的数据保留
低功耗待机
高性能,低功耗, CMOS双金属
过程
•单+ 5V ( + 10 % )电源
•符合CE易扩展内存\\
•所有输入和输出为TTL兼容
•
•
•
•
28引脚LCC ( EC)
•时机
为35ns存取
为45nS接入
55ns存取
为70ns存取
•包( S)
陶瓷DIP ( 300密耳)
陶瓷LCC
A8
A7
A6
VCC
A17
3 2 1 28 27
26
25
24
23
22
21
20
19
18
13 14 15 16 17
A12
D
CE \\
VSS
WE \\
选项
记号
-35
-45
-55*
-70*
NC 4
A9 5
A10 6
A11 7
A14 8
A15 9
A0 10
Q 11
NC 12
NC
A4
A3
A2
A1
A17
A16
A13
NC
C
EC
第106号
204号
•工作温度范围
工业级(-40
o
C至+ 85
o
C)
IT
o
o
军事( -55℃至+ 125 ℃)
XT
• 2V数据保存/低功耗
L
概述
奥斯汀半导体SRAM家庭使用
高速,低功耗的CMOS ,并使用双是捏造
金属层,双层多晶硅技术。
对于在高速存储器应用的灵活性,
奥斯汀半导体提供的所有组织芯片使能( CE \\ )
系统蒸发散。此增强功能可将在高阻抗输出的
在系统设计中更多的灵活性。 X1的配置
设有独立的数据输入和输出。
写入这些设备被实现时的写
使能(WE \\ )和CE \\输入都是低电平。阅读是accom-
当我们\\ plished居高不下, CE \\变低。该
器件提供低功率待机模式时禁用。
这使得系统设计,实现超低待机功耗再
quirements 。
这些器件采用+ 5V单电源工作支持
帘布层和所有输入和输出完全TTL兼容。
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
*相同的那些规定的为45nS的电气特性
接入设备。
欲了解更多产品信息
请访问我们的网站:
www.austinsemiconductor.com
MT5C2561
修订版2.5 1/01
1