SRAM
奥斯汀半导体公司
8K ×8 SRAM
SRAM存储器阵列
作为军事
特定网络阳离子
• SMD 5962-38294
• MIL -STD- 883
MT5C6408
引脚分配
（ TOP VIEW ）
A6
A7
A12
NC
VCC
WE \\
CE2\
4 3 2 1 28 27 26
A5
A4
A3
A2
A1
A0
DQ0
5
6
7
8
9
10
11
25
24
23
22
21
20
19
A8
A9
A11
OE \\
A10
CE1\
DQ7
28引脚DIP （C ）
（ 300密耳）
NC
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
DQ2
DQ3
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VCC
WE \\
CE2
A8
A9
A11
OE \\
A10
CE1\
DQ8
DQ7
DQ6
DQ5
DQ4
28引脚LCC （ EC）
特点
•高速： 12 ， 15 ， 20 ， 25 ， 35 ， 45 ， 55 ，和为70ns
•备用电池： 2V的数据保留
•高性能，低功耗的CMOS双金属
过程
•单+ 5V （ + 10 ％ ）电源
•易于扩展内存与CE1 \\和CE2
•所有输入和输出为TTL兼容
12 13 14 15 16 17 18
28引脚扁平封装（F ）
NC
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
DQ2
DQ3
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
DQ6
DQ5
DQ4
DQ3
VSS
DQ2
DQ1
选项
•时机
为12ns存取
15ns的访问
20ns的访问
25ns的访问
为35ns存取
为45nS接入
55ns存取
为70ns存取
•包（ S）
陶瓷DIP （ 300密耳）
陶瓷LCC
陶瓷扁平
记号
-12
-15
-20
-25
-35
-45
-55*
-70*
VCC
WE \\
CE2
A8
A9
A11
OE \\
A10
CE1\
DQ8
DQ7
DQ6
DQ5
DQ4
概述
第108号
204号
302号
该MT5C6408 ， 8K ×8 SRAM ，采用高速，
低功耗的CMOS技术，省去了时钟
或清爽。这些SRAM的有平等机会和循环
次。
对于在高速存储器应用的灵活性，
奥斯汀半导体提供双芯片使（ CE1 \\ ， CE2 ）和
输出使能（OE \\ ）的能力。这些增强功能可将
在高阻抗输出，为系统设计的灵活性。
写入这些设备被实现时的写
使能（WE \\ ）和CE1 \\输入都是低电平和CE2为高电平。
当我们\\和CE2保持高读数完成和
CE1 \\和OE \\变为低电平。该器件提供了一个降低功耗
待机模式时禁用。这使得系统的设计，以
实现低待机功耗要求。
这些器件采用+ 5V单电源工作支持
帘布层和所有输入和输出完全TTL兼容。
C
EC
F
•工作温度范围
工业级（-40
o
C至+ 85
o
C)
IT
o
o
军事（ -55℃至+ 125 ℃）
XT
• 2V数据保存/低功耗
L
*相同的那些规定的电气特性
为45nS接入设备。
欲了解更多产品信息
请访问我们的网站：
www.austinsemiconductor.com
MT5C6408
修订版3.0 2/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
1
AUSTIN [ AUSTIN SEMICONDUCTOR ]
