功能引脚说明
表4.功能引脚说明
符号
V
DD
V
SS
CLK
CHA
CHB
针
针
2000/2016 2020
16
8
2
7
6
20
10
2
9
8
电源
地
CLK是一个施密特触发器输入的外部时钟信号。
CHA和CHB是施密特触发器输入端，接受输出
从正交编码的源，如增量式光电轴
编码器。两个通道， A和B，名义上90度的相位差，
是必需的。
此低电平有效施密特触发器输入清除内部的位置
计数器和位锁存器。它还复位禁止逻辑。 RST是
异步相对于任何其它的输入信号。
此CMOS低电平输入使能三态输出缓冲器。该
OE和SEL输入通过在内部禁止逻辑采样
落入时钟的边沿，以控制内部位置的装载
数据锁存器。
此CMOS输入直接控制的位置，数据字节
锁存器被使能到8位的三态输出缓冲器。在OE上面，
SEL还控制内部禁止逻辑。
SEL
0
1
CNT
DCDR
U / D
16
5
字节选择
高
低
描述
RST
5
7
OE
4
4
SEL
3
3
脉冲呈现在这个LSTTL兼容输出时，
正交解码器检测到一个状态转换。
这个输入通道兼容输出允许用户选择是否
IC被递增或递减计数，并意在与所使用的
CNT
DCDR
和CNT
CAS
输出。适当的信号U （高电平）或D
（低电平）将所述CNT的上升沿之前的本
DCDR
和
CNT
CAS
输出。
脉冲呈现在这个LSTTL兼容输出时，
HCTL -2020内部的计数器上溢或下溢。上升沿
关于该波形可以被用来触发一个外部计数器。
这些LSTTL兼容的三态输出，形成一个8位输出端口
通过该12位/ 16位位锁存器的内容可以被读出
2个连续的字节。高字节，包含8-15位，首先读出（上
HCTL -2000 ，最显著4位该字节被设置为0的内部） 。
低字节， 0-7位，第二个是阅读。
CNT
CAS
15
D0
D1
D2
D3
D4
D5
D6
D7
NC
1
15
14
13
12
11
10
9
1
19
18
17
14
13
12
11
6
未连接 - 该引脚应悬空。
4
AVAGO [ AVAGO TECHNOLOGIES LIMITED ]
