/ OE
输入数据总线
输入
卜FF器
RAM阵列
256 x18, 512 x18
1024 x18, 2048 x18
4096 x18
产量
卜FF器
输出数据总线
WCLK
RCLK
/文
写控制
逻辑
写指针
读控制
逻辑
/ REN
读指针
/ LD
偏移Regissers
国旗逻辑
/FF
/ EF
/ HF
/ PAF
/ PAE
/ WXO
/ RXO
/ WXI
/ RXI
/ RS
复位逻辑
扩展逻辑
AL4CS205 / 215 /225 / 245分之235 FIFO框图
的18位输入和输出端口操作
独立在133的最大速度
兆赫。内置的地址译码器和
指针管理电路提供
简单的总线接口，串行
读/写存储器，减少芯片间
设计工作。该AL4CS2x5嵌入式
存储器阵列和高性能处理
技术与扩展的控制器
功能（读跳跃，固定和可编程
状态标志..等）提供了灵活的存储
管理。
这些FIFO支持最多18位输入和
输出的数据总线宽度是受控制的
单独的时钟和使能信号分别。
输入数据被获取的每个上升沿
一个自由运行的写时钟，而写
使能控制引脚置位。该输出数据
是可用的，具有自由的每个上升沿
运行读取时钟，而读使能和
输出使能控制引脚被置位。当
输出使能（ / OE）为低电平时，数据输出
总线是活动的。如果/ OE为高电平时，输出数据
总线将处于高阻抗。该信号
可以控制该数据是否将是
在读操作期间跳过。
FIFO的满/空，半满和
可编程几乎满/殆空
标志是强大的功能，可以帮助
A
VER
L
逻辑
T
ECHNOLOGIES
, I
NC
.
电话
: 1 408 361-0400
控制软件来操作的FIFO
更容易或做重传操作。
多AL4CS2x5s可级联扩展
存储深度或提供较长的延迟。
在FIFO中可以通过循环连接来链接
/ WXO ， /第一FIFO芯片RXO引脚
/ WXI ， / RXI连续的芯片引脚
分别与连接/ WXO ， / RXO销
最后层叠芯片/ WXI ， / RXI销
第一FIFO芯片。扩大AL4CS2x5数据
总线宽度，也可以通过使用多个
AL4CS2x5芯片并联。
这些芯片可以作为一个64引脚TQFP和
STQFP包。
D
ISTRIBUTED BY
:
电子邮件： sales@averlogic.com
网址： www.averlogic.com
2002年4月5日
AVERLOGIC [ AVERLOGIC TECHNOLOGIES INC ]
