亚利桑那州晶公司
AZ10LVEL33
AZ100LVEL33
ECL / PECL
÷4
分频器
特点
•
•
•
•
•
•
•
•
包
绿色/符合RoHS /
铅（Pb ）封装免费提供
3.0V工作范围为5.5V
470ps的传输延迟
4.0GHz的频率切换
内部输入下拉电阻
直接替代安森美半导体
MC10EL33 ， MC100EL33 ，
和MC100LVEL33
晶体管数量= 91设备
IBIS模型文件可在美国亚利桑那州
中晶网站
MLP 8 （ 2×2 ）绿色
/符合RoHS /
铅（Pb ）免费
MLP 16 （ 3×3 ）
SOIC 8
SOIC 8
TSSOP 8
TSSOP 8
1
2
3
包装可用性
产品型号
AZ100LVEL33NG
记号
C3G
<date code>
AZM
L33
<date code>
AZM10
LVEL33
AZM100
LVEL33
AZT
LV33
AZH
LV33
笔记
1,2
AZ10/100LVEL33L
AZ10LVEL33D
AZ100LVEL33D
AZ10LVEL33T
AZ100LVEL33T
1,2
1,2,3
1,2,3
1,2,3
1,2,3
添加R1在零件编号最后为7英寸（ 1K件） ， R2为13英寸（ 2.5K
件）磁带&卷轴。
日期代码格式为：“ Y”或“ YY”的一年，其次是“ WW ”的一周。
日期代码“ YWW ”或部分底部“ YYWW ” 。
描述
在AZ10 / 100LVEL33是一个综合
÷4
分频器。 RESET引脚是异步的，清除输出（Q
低，Q上升沿高） 。在上电时，内部触发器将在一个随机逻辑状态。 RESET
¯
允许对多个LVEL33的一个系统中的同步。
该LVEL33提供了一个V
BB
输出单端使用或用于AC耦合的DC偏置参考设备。
对于单端输入应用中， V
BB
参考应连接到CLK / CLK差的一侧
¯¯¯¯
输入对。然后输入信号被馈送到其他CLK / CLK输入。在V
BB
引脚可以支持1.0毫安汇/源
¯¯¯¯
电流。当使用时，在V
BB
引脚应通过绕过一个0.01μF的电容到地。
注：产品规格的ECL / PECL表中是有效的，当热平衡建立。
逻辑图
引脚说明
针
CLK ， CLK
¯¯¯
RESET
V
BB
Q, Q
¯
V
CC
V
EE
功能
时钟输入
异步复位
参考电压输出
数据输出
正电源
负电源
RESET
R
Q
÷4
CLK
CLK
V
BB
Q
1630 S. STAPLEY DR 。 ， SUITE 127
•
亚利桑那州Mesa 85204
•
美国
•
(480) 962-5881
•
传真（ 480 ） 890-2541
www.azmicrotek.com
AZM [ ARIZONA MICROTEK, INC ]
