亚利桑那州晶公司
AZ10LVE111E
AZ100LVE111E
ECL / PECL 1 ： 9差分时钟驱动器与启用
特点
•
•
•
•
•
•
•
•
3.0V工作范围为5.5V
低偏移
保证歪斜规格
差异化设计
启用
V
BB
产量
75KΩ内部输入下拉电阻
直接替代安森美半导体
MC10E111 & MC100E111
包
PLCC 28
包装可用性
产品型号
AZ10LVE111EFN
AZ100LVE111EFN
记号
AZ10
LVE111E
<date code>
AZ100
LVE111E
<date code>
笔记
1,2
PLCC 28
1
2
1,2
添加R2在零件编号最后的13英寸（ 750份）磁带&卷轴。
日期代码格式为：“ YY ”的一年，其次是“ WW ”的一周。
描述
在AZ10 / 100LVE111E是一个低偏移1至9差分驱动器，设计时考虑到时钟分配。该
IN信号扇出九个相同的差分输出。一个使能输入端也被提供。一个HIGH禁用
设备通过强制所有Q输出低电平，所有的Q输出高电平。
¯
该AZ100LVE111E提供了一个V
BB
输出为单端使用或用于AC耦合的DC偏置参考
装置。对于单端输入应用中， V
BB
参考应该被连接到的IN / IN一侧
¯¯
差分输入对。然后输入信号被馈送到其他输入/ IN输入。在V
BB
销应该只作为
¯¯
偏见的AZ100LVE111E作为其灌/拉电流能力是有限的。当使用时，在V
BB
引脚应
通过绕过一个0.01μF的电容到地。
该设备是专门设计，建模和低偏移的主要目标产生的。优化设计及
布局有助于减少栅极到栅极内装置倾斜，以及经验模型被用于确定过程
控制限额，以确保一致吨
pd
分布在大量到很多。最终的结果是可靠的，有保证的低
歪斜的设备。
以确保紧密歪斜规格被满足时，差分输出的两侧必须终止成
50Ω ，即使只有一个侧面被使用。在大多数应用中的所有9个差分对将被使用，因此
终止。在数量小于9对被使用的情况下，有必要在终止至少输出对
同样的包边（即共享相同的V
CCO
），为一对（多个）被用于在该侧，以便保持
最低歪斜。如果不这样做将导致传播延迟的小的退化（ 10-20ps的量级）
输出（多个）被使用，尽管不是灾难性到大多数设计中，将意味着歪斜裕度的损失。
注：产品规格的ECL / PECL表中是有效的，当热平衡建立。
1630 S. STAPLEY DR 。 ， SUITE 127
•
亚利桑那州Mesa 85204
•
美国
•
(480) 962-5881
•
传真（ 480 ） 890-2541
www.azmicrotek.com
AZM [ ARIZONA MICROTEK, INC ]
