欢迎访问ic37.com |
会员登录 免费注册
发布采购

AZP51SG 参数 Datasheet PDF下载

AZP51SG图片预览
型号: AZP51SG
PDF下载: 下载PDF文件 查看货源
内容描述: 低相位噪声正弦波/ CMOS到LVPECL缓冲器/分频器 [Low Phase Noise Sine Wave/CMOS to LVPECL Buffer/Divider]
分类和应用:
文件页数/大小: 9 页 / 490 K
品牌: AZM [ ARIZONA MICROTEK, INC ]
 浏览型号AZP51SG的Datasheet PDF文件第1页浏览型号AZP51SG的Datasheet PDF文件第2页浏览型号AZP51SG的Datasheet PDF文件第3页浏览型号AZP51SG的Datasheet PDF文件第5页浏览型号AZP51SG的Datasheet PDF文件第6页浏览型号AZP51SG的Datasheet PDF文件第7页浏览型号AZP51SG的Datasheet PDF文件第8页浏览型号AZP51SG的Datasheet PDF文件第9页  
亚利桑那州晶公司
AZP51
低相位噪声正弦波/ CMOS
到LVPECL缓冲器/分频器
I
NPUT
T
发芽
D输入偏置为V
DD
/ 2通过内部10kΩ电阻反馈。时钟应用中,一个输入信号的至少
750mV
pp
确保AZP51符合AC规范。输入还应交流耦合到保持50%的占空比
上的输出。该输入可以被驱动到0V和V之间的任何电压
DD
无破损或波形劣化。
输入信号
D
的A / R
10kΩ
V
DD
/2
图3 - 输入终端
O
安输出
T
发芽
T
ECHNIQUES
该AZP51的LVPECL兼容输出级采用电流驱动的拓扑结构,以最大限度地提高开关速度
在图下方所示4.两个电流源PMOS晶体管(M1 - M2),喂输出管脚。 M5为NMOS
电流源,它是由M3和M4切换。当M4是, M5采用电流从M2 。这将产生一个输出
5.1毫安电流(低输出状态) 。 M3是关闭的,并且在整个21.1毫安流经输出引脚。相关的输出
电压摆幅匹配LVPECL电平,当外接50Ω电阻终止输出。
Q和Q应该总是​​相同的终止,以避免波形失真和环流引起的
¯
非对称载荷。即使只有一个输出在使用此规则应遵循。
产量
舞台
V
bp
M1
V
DD
(+3.3 V)
M2
电路
21.1mA
Q
Q
21.1mA
D
M3
M4
21.1毫安 - 高
5.1毫安 - 低
50Ω
50Ω
V
bn
M5
16mA
V
TT
= V
DD
- 2.0V
图4 - 典型的输出端接
+1-480-962-5881
4
2012年5月,版本2.1