亚利桑那州晶公司
AZP94
ECL / PECL ÷ 1 ， ÷ 2时钟发生器芯片具有三态输出兼容
特点
•
•
•
•
•
•
•
•
•
•
绿色和RoHS /铅（Pb ）
免费提供套餐
3.0V至5.5V工作电压
可选择的分频比
可选启用极性和
阈值（ CMOS / TTL或PECL ）
三态输出兼容
输入缓冲器关断时
残
可选择的输入偏置
高带宽的
≥1GHz
可在一个MLP 8 （ 2×2 ）包装
IBIS模型文件可在美国亚利桑那州
中晶网
包
MLP 8 （ 2×2 ）绿色
/符合RoHS
/铅（Pb ）免费
DIE
1
2
3
4
包装可用性
产品型号
AZP94NAG
AZP94XP
记号
J4G
<date code>
不适用
笔记
1,2
3,4
添加R1在零件编号最后为7英寸（ 1K件） ， R2为13英寸（ 2.5K部分）
磁带&卷轴。
日期代码格式为：“ Y”的一年，其次是“ WW ”的一周。
华夫包装，模具厚度180μ 。
联系厂方。
描述
该AZP94是一家专门÷ 1或2 ÷时钟产生部分包括启用/复位功能。分频比为
用DIV - SEL引脚/垫选择。当DIV - SEL是开放的（ NC） ，在AZP94作为一个标准的接收器。如果
DIV -SEL连接到V
EE
，它充当一个÷ 2分频器。
使能（EN ）功能的选择与EN - SEL引脚/垫有三种有效状态： ，V开（ NC）
EE
或
连接到V
EE
通过20kΩ的± 20％的电阻器。离开EN -SEL开启或将其连接到V
EE
允许EN引脚/垫
函数作为活性高的CMOS / TTL启用。当EN -SEL是开放的，内部75KΩ上拉电阻被选择
这使得每当EN处于打开状态的输出。当EN - SEL连接到V
EE
时，内部75KΩ上拉
下拉电阻选择即禁用EN时处于打开状态的输出。
连接EN - SEL到V
EE
具有20kΩ的电阻器将允许EN管脚/垫充当有源低
PECL / ECL使具有内部75KΩ的下拉电阻。在这种模式下，输出使能当EN为开路
（ NC ） 。默认的逻辑状态可以通过连接EN到V被覆盖
CC
用一个外部电阻
≤20kΩ.
如果使能信号为CMOS（轨到轨）和逻辑意义上是活性低（ ZH- SEL连接到V
EE
同
一个20kΩ的电阻） ， EN引脚/焊盘的电压摆幅必须使用两个外部电阻降低。联系工厂
详细信息。
当AZP94被禁用，则Q和Q输出被强制为低和输入缓冲器被断电，以
¯
尽量减少馈通。此功能允许三态兼容的并行输出连接。多AZP94芯片
输出可以连接到一起。由于两个输出都在禁用模式强制为低，启用AZP94可以开车
从非选定单元的输出线，而不干扰。此外， AZP94可以并行地使用
与PECL / ECL部分，其输出为高阻态时禁用连接。
当选择÷2模式EN管脚/垫也可以用作复位。在÷ 2模式，计数器复位时，
输出被禁止。
1630 S. STAPLEY DR 。 ， SUITE 127
•
亚利桑那州Mesa 85204
•
美国
•
(480) 962-5881
•
传真（ 480 ） 890-2541
www.azmicrotek.com
AZM [ ARIZONA MICROTEK, INC ]
