BSI
低V
CC
数据保存波形（ CE控制）
数据保持方式
BS616LV2019
V
DR
≥
1.5V
VCC
V
IH
VCC
VCC
t
CDR
CE
≥
VCC - 0.2V
t
R
V
IH
CE
AC测试条件
（测试负载和输入/输出参考）
关键开关波形
VCC / 0V
1V/ns
0.5Vcc
波形
输入
必须是
稳定
可能改变
从H到L
可能改变
以L至H
不会在意：
任何改变
许可
不
申请
输出
必须是
稳定
会
变化
从H到L
会
变化
以L至H
变化：
状态
未知
中心
线为高
阻抗
“关”状态
输入脉冲电平
输入上升和下降时间
输入和输出
时序参考电平
输出负载
C
L
= 100pF电容+ 1TTL
C
L
= 30pF的+ 1TTL
,
AC电气特性
（ TA = -40〜+ 85
o
C )
读周期
（ 48B BGA忽略CE2条件）
JEDEC
参数
名字
参数
名字
周期时间： 55ns
描述
读周期时间
地址访问时间
芯片选择访问时间
数据字节的控制访问时间
输出使能到输出有效
片选到输出低Z
数据字节控制到输出低Z
输出使能到输出中低Z
芯片取消在高Z输出
数据字节控制到输出高Z
输出禁止到输出中高Z
从地址变化数据保持
周期：为70ns
（ VCC = 2.7 〜 3.6V ）
（ VCC = 2.7 〜 3.6V ）
分钟。典型值。马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
分钟。典型值。马克斯。
t
AVAX
t
AVQV
t
ELQV
t
BA
t
GLQV
t
E1LQX
t
BE
t
GLQX
t
EHQZ
t
BDO
t
GHQZ
t
AXOX
t
RC
t
AA
t
ACS1 ， 2
t
BA
(1)
t
OE
t
CLZ
t
BE
t
OLZ
t
CHZ
t
BDO
t
OHZ
t
OH
55
--
(CE,CE2)
（ LB ， UB ）
(CE,CE2)
（ LB ， UB ）
(CE,CE2)
（ LB ， UB ）
--
--
--
10
10
5
--
--
--
10
--
--
--
--
--
--
--
--
--
--
--
--
--
55
55
30
30
--
--
--
30
30
25
--
70
--
--
--
--
10
10
5
--
--
--
10
--
--
--
--
--
--
--
--
--
--
--
--
--
70
70
35
35
--
--
--
35
35
30
--
注意：
1. t
BA
是为30ns / 35ns的（ @速度= 55ns / 70ns的）与地址切换。 ;吨
BA
为55ns / 70ns的（ @速度= 55ns / 70ns的）没有地址切换。
R0201-BS616LV2019
4
修订版1.2
五月
2004
BSI [ BRILLIANCE SEMICONDUCTOR ]
