欢迎访问ic37.com |
会员登录 免费注册
发布采购

BS62LV1027PCG55 参数 Datasheet PDF下载

BS62LV1027PCG55图片预览
型号: BS62LV1027PCG55
PDF下载: 下载PDF文件 查看货源
内容描述: 超低功耗CMOS SRAM 128K ×8位 [Very Low Power CMOS SRAM 128K X 8 bit]
分类和应用: 静态存储器
文件页数/大小: 11 页 / 386 K
品牌: BSI [ BRILLIANCE SEMICONDUCTOR ]
 浏览型号BS62LV1027PCG55的Datasheet PDF文件第3页浏览型号BS62LV1027PCG55的Datasheet PDF文件第4页浏览型号BS62LV1027PCG55的Datasheet PDF文件第5页浏览型号BS62LV1027PCG55的Datasheet PDF文件第6页浏览型号BS62LV1027PCG55的Datasheet PDF文件第8页浏览型号BS62LV1027PCG55的Datasheet PDF文件第9页浏览型号BS62LV1027PCG55的Datasheet PDF文件第10页浏览型号BS62LV1027PCG55的Datasheet PDF文件第11页  
BS62LV1027
写周期2
地址
t
CW
(11)
(1,6)
t
WC
CE1
(5)
CE2
(5)
t
AW
WE
t
AS
t
WHZ
D
OUT
(4,10)
t
CW
(11)
(2)
t
WP
t
WR2
(3)
t
OW
t
DW
t
DH
(8,9)
(7)
(8)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE1的重叠和CE2活性和定义
WE低。所有的信号必须是活动的发起和写入的任何一个信号终止
通过将非活动写。数据输入建立和保持时间应被引用到的
该终止写信号的第二过渡边缘。
3. t
WR
从CE1的早期测量或我们是否过高或CE2变低,在年底
写周期。
4.在这期间, DQ引脚处于输出状态,使得相对输入信号
相的输出必须不被应用。
5.如果CE1低电平的跳变或CE2高的转变同时发生的WE低
转换或在WE过渡后,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7. D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE1低, CE2为高,在此期间, DQ引脚的输出状态。然后,
相位相反的输出的数据输入信号不能被应用于它们。
10.转换测量
±
为500mV从稳定状态用C
L
= 5pF的。
该参数是保证,但不是100 %测试。
11. t
CW
是从CE1变低或CE2要高写的结尾后测得的。
R0201-BS62LV1027
7
修订版2.3
五月。
2006