欢迎访问ic37.com |
会员登录 免费注册
发布采购

BS62LV1603EC-55 参数 Datasheet PDF下载

BS62LV1603EC-55图片预览
型号: BS62LV1603EC-55
PDF下载: 下载PDF文件 查看货源
内容描述: 非常低的功率/电压CMOS SRAM 2M ×8位 [Very Low Power/Voltage CMOS SRAM 2M X 8 bit]
分类和应用: 静态存储器
文件页数/大小: 9 页 / 264 K
品牌: BSI [ BRILLIANCE SEMICONDUCTOR ]
 浏览型号BS62LV1603EC-55的Datasheet PDF文件第1页浏览型号BS62LV1603EC-55的Datasheet PDF文件第2页浏览型号BS62LV1603EC-55的Datasheet PDF文件第3页浏览型号BS62LV1603EC-55的Datasheet PDF文件第4页浏览型号BS62LV1603EC-55的Datasheet PDF文件第5页浏览型号BS62LV1603EC-55的Datasheet PDF文件第6页浏览型号BS62LV1603EC-55的Datasheet PDF文件第8页浏览型号BS62LV1603EC-55的Datasheet PDF文件第9页  
BSI
WRITE循环2
(1,6)
BS62LV1603
t
WC
地址
CE2
(11)
CE1
(5)
t
CW
t
WE
AW
t
WP
t
WR
(3)
(2)
t
AS
(4,10)
t
WHZ
D
OUT
t
OW
t
DW
t
DH
(8,9)
(7)
(8)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE2 , CE1和WE低的重叠限定。所有信号
必须主动发起写的任何一个信号可以通过将非活动结束写入。
的数据输入的设置和保持时间应参考的第二过渡边缘
因此终止了写入的信号。
3. T
WR
从CE2的早期测定变低,或CE1或WE变高,在写周期的结束。
4.在这期间, DQ引脚处于输出状态,使反相器的输入信号
到输出必须不被应用。
5.如果CE2高的跳变或CE1低转换同时发生的WE负跳变或WE之后
过渡,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7. D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE2是高还是CE1为低,在此期间, DQ引脚的输出状态。的,则数据输入信号
相位相反的输出不能被应用于它们。
10.参数是保证,但不是100 %测试。
11. T
CW
是从CE2变高或CE1变低到写入结束时以后测量。
R0201-BS62LV1603
7
修订版1.1
一月
2004