初步
数据表
A M P L I FY吨ħ é ħ ü米A N E X P·E R I简权证
CDK8307
12/13-bit,
20/40/50/65MSPS,
八通道，
超低功耗ADC， LVDS
特点
n
n
CDK8307
12/13-bit,
20/40/50/65MSPS,
八通道，超低功耗ADC LVDS
概述
该CDK8307是一个高性能，低功耗的八进制模拟 - 数字
转换器（ADC ） 。该ADC采用内部基准电压电路，串行控制
接口和串行LVDS输出数据，并且基于一个专有的结构。
一个集成PLL倍频输入采样时钟的12或14的因子，
根据LVDS的输出设置。相乘后的时钟被用于数据
序列化和数据输出。数据和帧同步输出时钟
提供用于数据采集在接收器。
各种模式和配置设置可以通过施加到ADC
串行控制接口（SPI） 。每个通道可断电不知疲倦
pendently和数据格式可以通过该接口被选择。一个完整的芯片
空闲模式可以通过一个单一的外部端子设定。寄存器的设置决定了
这种外部引脚的确切功能。
该CDK8307设计与现场可编程门轻松连接
从几个供应商的阵列（FPGA ） 。
该CDK8307非常低的启动时间可以显著降低功耗
在免税店循环体系，通过利用睡眠模式或省电模式时，
在接收路径是空闲的。
20/40/ 50 / 65MSPS的最大采样速率
低功耗
- 22MW /通道的20MSPS
- 34MW /通道的40MSPS
- 40毫瓦/通道的50MSPS
- 50毫瓦/通道的65MSPS
72.2分贝SNR为8MHz ˚F
IN
从休眠0.5μs的启动时间
从掉电为15μs启动时间
内部基准电压电路不需要
外部元件
内部失调校准
可降低功耗模式
- 32MW /通道的50MSPS
- 71.5分贝信噪比为8MHz ˚F
IN
粗，细增益控制
1.8V电源电压
串行LVDS输出
- 12位和14位输出可用
包装替代品
- TQFP -80
- QFN -64
n
n
n
n
n
n
n
n
n
n
框图
RESETN
SCLK
SDATA
AVDD
AVSS
DVDD
DVSS
LVDS
FCLKP
FCLKN
LCLKP
LCLKN
D1N
D1P
D2N
D2P
LVDS
LVDS
CLKP
CLKN
CSN
PD
PLL
数字
收益
数字
收益
应用
n
n
n
n
医学影像
无线基础设施
测试与测量
仪器仪表
IP1
IN1
IP2
IN2
串行控制
接口
ADC
时钟
输入
ADC
•
•
•
IP8
IN8
ADC
•
•
•
数字
收益
•
•
•
LVDS
D8N
D8P
0.4.0牧师
©2009 CADEKA微电路有限责任公司
www.cadeka.com
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
