数据表
输入
+
-
R
f
R
g
R
s
C
L
R
L
输出电压（ 1V / DIV ）
产量
G=5
产量
输入电压（ 0.5V / DIV ）
输入
C
omlinear
CLC1008 ， CLC1018 ， CLC2008
0.5毫安，低成本， 75MHz的轨到轨放大器
图7.添加的R
S
用于驱动容性负载
表1给出了推荐ř
S
各种电容
负载。推荐ř
S
值产生约
<1分贝峰值在频率响应。频率
反应对丙
L
剧情，第4页上，说明了响应
在CLCx008的。
时间（ 200ns内/ DIV ）
图8.过驱动恢复
布局的注意事项
总体布局和电源旁路中扮演重要角色
高频性能。 CADEKA有评价
板，以作为高频布局和作为引导用
辅助的设备测试和表征。按照
下面作为高频布局的基础步骤：
C
L
（PF ）
10pF
20pF
50pF
100pF
R
S
(Ω)
0
100
100
100
-3dB带宽（千赫）
22
19
12
10.2
表1 ：推荐ř
S
对丙
L
对于给定的负载电容，调整R
S
优化
建立时间和带宽之间的折衷。大体，
减少ř
S
将在为代价增加带宽
额外的过冲和振铃。
过载恢复
过驱动条件被定义为点时，无论
的输入或输出1超出其指定
电压范围。过载恢复是需要时间
放大器返回到其正常的或线性的操作
点。恢复时间而变化，根据有无
输入或输出被过驱动，并且由多少的范围
被超过。该CLC1008 ， CLC1018 ， CLC2008和会
从过驱动在小于20ns的典型恢复
条件。图8示出了在过载的CLC1008
条件。
▪
包括6.8μF和0.1μF陶瓷电容器电源
电源去耦
▪
在0.75英寸电源引脚放置6.8μF电容
▪
在0.1英寸电源引脚放置0.1μF的电容
▪
下面及周围的部分拆下接地平面，
▪
最小化所有走线长度，减少串联电感
请参考下面的评估板布局更
信息。
尤其是靠近输入和输出管脚，以减少
寄生电容
评估板信息
下面，同时提供评估板的帮助
测试这些设备和布局：
评估板
#
CEB002
CEB003
CEB006
CEB010
制品
CLC1008 ， CLC1018 ，SOT23封装
CLC1008采用SOIC
CLC2008采用SOIC
CLC2008采用MSOP
转2A
© 2009-2011 CADEKA微电路有限责任公司
www.cadeka.com
12
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
