阶梯水龙头（V
ST
, V
RM
和V
SB
). V
ST
是有义的顶部
参考梯（ +2.0 V） ，V的
RM
是的中点
梯（ 0.0V，典型值）和V
SB
是有意义的底部
参考梯（ -2.0 V ） 。可见在V的电压
ST
和V
SB
是该装置当V的真满量程输入电压
FT
和V
FB
被驱动到推荐的电压（ + 2.5V和
-2.5 V（典型） ，分别） 。这些点应该被用来
监视装置的实际的满量程输入电压和
不应被驱动到期望的理想值是
与标准闪存转换器常见的做。当不
正在使用中， 0.01的去耦电容器
µF
（芯片帽
首选）连接到AGND从每个水龙头是中建议
谁料，以减少高频噪声注入。
图3 - 模拟等效输入电路
VCC
模拟量输入
V
IN
是模拟输入。满量程输入范围是80％
基准电压或
±2
伏V
FB
= -2.5 V和
V
FT
=+2.5 V.
模拟输入驱动器的要求是最小的
相对于传统的闪存器，由于当
只有5 pF的的SPT7820的极低的输入电容和
为300 kΩ的非常高的输入阻抗。例如，对于一个
输入信号
±2
V P-P用的10MHz的输入频率，
所需要的驱动电路的峰值输出电流仅
628
µA.
时钟输入
该SPT7820是从一个单端TTL输入（CLK）来驱动。
在CLK脉冲宽度（ tpwH ）必须保持20纳秒之间
300毫微秒，以确保内部的适当操作轨迹 - 和 -
保持放大器。 （见时序图）。当操作该
SPT7820的采样速率高于3 MSPS ，这是中建议
修补的时钟输入的占空比保持在50％，但
如果保留的范围内性能不会降
40-60％。模拟输入信号被锁存，上升沿
的CLK 。
时钟输入必须由快TTL逻辑来驱动（Ⅴ
IH
≤4.5
V，T
上升
<6 NS ） 。在事件的时钟由一个驱动
大电流源，使用100
Ω
电阻串联到当前
限制在大约45毫安。
数字输出
输出的数据（ D0- D9）的格式为标准二进制。 （见
表II 。 ）的输出被锁存， CLK的上升沿
以14纳秒（典型值）的传播延迟。有一个时钟
CLK和有效的输出数据之间的延迟周期。 （见
的时序图）。
表二 - 输出数据信息
模拟量输入
> + 2.0 V + 1/2 LSB
+2.0 V -1 LSB
0.0 V
-2.0 V 1 LSB
<-2.0 V
OVERRANGE
D1O
1
O
O
O
O
输出代码
D9-DO
11 1111
11 1111
1111
111Ø
VIN
模拟预分频器
VFT
VEE
基准驱动器电路的建议，例如，是
如图2所示。 IC1是REF -03 ，在+ 2.5V的参考用
0.6 ％或+/- 0.015 V的电位器R1是宽容
10 kΩ和支持最小可调范围可达
150毫伏。 IC2的建议是一种OP -07或等效
装置。 R2和R3必须相互匹配，在0.1％内具有良好的
TC跟踪保持V之间的0.3 LSB匹配
FT
和
V
FB
。如果0.1 ％的匹配不能满足，则电位器R4可以
被用来调整在V
FB
电压到需要的水平。 V
FT
和
V
FB
应进行调整，使V
ST
和V
SB
正是
+2.0 V和分别为-2.0 V 。
模拟输入范围会按比例缩放就
于参考电压，如果需要不同的输入范围。
对设备操作的最大缩放因子是
±
的20％
Ⅴ的建议的参考电压
FT
和V
FB
。然而
曾经，因为该设备是激光调整优化perfor-
与曼斯
±
2.5伏参考，该装置的精度将
如果降低运营超过
±
2 ％的范围内。
以下错误的定义：
+ FS误差=阶梯偏移电压的顶端=
Δ （ + FS
-V
ST
1 LSB ）
-FS错误=阶梯偏移电压的底部=
Δ （ -FS
-V
SB
-1 LSB ）
其中+ FS （满刻度）的输入电压被定义为输出
1-10和1-11及-FS输入电压之间的过渡是
定义为0-00和0-01之间的输出转变。
ØØ ØØØØ ØØØØ
OO OOOO OOOØ
OO OOOO OOOO
（ o表示逻辑0和1之间的闪烁位） 。
数字输出的上升时间和下降时间都没有
对称的。的上升时间的传播延迟是典型
美云14纳秒和下降时间通常为6纳秒。 （见图4 ）
在非对称上升和下降时间可带来约
8 ns的无效数据。
SPT7820
7
3/11/97
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
