CAT24AC128
我的128kbit
2
Ç串行EEPROM CMOS具有三个芯片地址输入引脚
特点
I
400kHz的（ 2.5V ）到100kHz （ 1.8V ）I
2
C总线
I
商业，工业和扩展
H
根
FR
ALO
EE
LE
A
D
F
R
E
E
TM
兼容性
I
1.8至5.5伏特操作
I
低功耗CMOS技术
I
施密特触发器输入过滤噪音
汽车级温度范围
I
写保护功能
- 整个阵列保护当WP在V
IH
I
百万编程/擦除周期
I
百年数据保留
I
8引脚DIP ， 8引脚SOIC （ JEDEC / EIAJ ）或
抑制
I
64字节页写缓冲
I
自定时写周期自动清零
14引脚TSSOP
描述
该CAT24AC128是128Kbit的串行EEPROM CMOS
内部组织为每个8位16,384字。
Catalyst的先进CMOS技术实质上
降低设备功耗的要求。该CAT24AC128
具有64字节页写缓存。该器件的工作
经由I
2
C总线串行接口，并提供8引脚
DIP ， 8引脚SOIC封装或14引脚TSSOP封装。三
器件地址输入允许多达8个设备共享一个
常见的2线I
2
C总线。
引脚配置
DIP封装（P ， L）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
框图
外部负载
SOIC封装（ J，K ， W，X ）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
VCC
VSS
字地址
缓冲器
COLUMN
解码器
512
SDA
START / STOP
逻辑
DOUT
确认
检测放大器
移位寄存器
TSSOP封装（ U14 ， Y14 ）
A0
A1
NC
NC
NC
A2
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V CC
WP
NC
NC
NC
SCL
SDA
XDEC
WP
控制
逻辑
256
E
2
舞会
256X512
引脚功能
引脚名称
SDA
SCL
WP
V
CC
V
SS
A0 - A2
功能
串行数据/地址
串行时钟
写保护
+ 1.8V至+ 5.5V电源
地
器件地址输入
SCL
A0
A1
A2
状态计数器
SLAVE
地址
比较
高电压/
定时控制
存储数据
* Catalyst半导体是由飞利浦公司获发牌进行的I
2
C总线协议。
© Catalyst半导体公司
特性如有变更，恕不另行通知
1
文档。 1028号，第Ĵ
CATALYST [ CATALYST SEMICONDUCTOR ]
