CAT24FC256
AC特性
V
CC
= 1.8V到5.5V ，除非另有规定。输出负载1 TTL门和100pF的。
阅读&写周期极限
符号
参数
VCC = 1.8V - 5.5V
民
F
SCL
t
AA
t
BUF(2)
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R(2)
t
F(2)
t
苏： STO
t
DH
t
WR
t
SP
t
SU ; WP
t
HD ; WP
时钟频率
SCL低到SDA数据输出和
ACK OUT
时间总线必须是自由前
一个新的传输开始
START条件保持时间
时钟低电平时间
时钟高电平时间
启动条件建立时间（一
重复启动条件）
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
数据输出保持时间
写周期时间
输入抑制（ SDA ， SCL ）
WP建立时间
WP保持时间
0.6
1.3
0.05
1.3
0.6
1.3
0.6
0.6
0
100
20
20
0.6
50
5
50
0.5
0.8
0.3
300
0.25
50
5
50
最大
400
0.9
0.05
0.5
0.25
0.6
0.4
0.25
0
100
0.1
100
VCC = 2.5V - 5.5V
民
最大
1000
0.5
单位
千赫
µs
µs
µs
µs
µs
µs
ns
ns
µs
ns
µs
ns
ms
ns
µs
µs
上电时序
(2)(3)
符号
t
PUR
t
PUW
参数
上电到读操作
上电到写操作
民
典型值
最大
1
1
单位
ms
ms
注意：
（ 1 ） AC测量条件：
RL （连接到V
CC
): 0.3V
CC
〜0.7 V
CC
输入上升和下降时间： <为50ns
输入和输出时序参考电压： 0.5 V
CC
（ 2 ）此参数与最初设计或工艺变更影响的参数后进行测试。
(3) t
PUR
和T
PUW
是从时间V所需的延迟
CC
是稳定的，直到指定的操作可以启动。
写周期时间是从一个有效的停止时间
写过程的到内部的结束条件
编程/擦除周期。在写周期期间，在总线
接口电路都被禁止， SDA被允许留
高，并且该设备不给它的从属响应
地址。
3
文档。 1040号，第Ĵ
CATALYST [ CATALYST SEMICONDUCTOR ]
