初步
CAT24WC33/65
32K / 64K位I
2
Ç串行CMOS ê
2
舞会
特点
s
400千赫我
2
C总线兼容*
s
1.8〜 6伏的读取和写入操作
s
级联多达8个器件
s
32字节页写缓冲
s
自定时写周期自动清零
s
8引脚DIP或8引脚SOIC
s
施密特触发器输入噪声保护
s
零待机电流
s
商用，工业和汽车温
PERATURE值域
s
写保护
汉字1/4阵列在V保护当WP
IH
s
百万编程/擦除周期
s
百年数据保留
描述
该CAT24WC33 / 65是32K / 64K位串行CMOS
E
2
PROM内部组织为8八千一百九十二分之四千○九十六字
每个位。 Catalyst的先进CMOS技术分
stantially降低设备功耗的要求。该
CAT24WC33 / 65设有一个32字节页写缓存。
该设备通过I操作
2
C总线串行接口和
采用8引脚DIP或8引脚SOIC封装。
引脚配置
DIP封装（ P）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
框图
外部负载
DOUT
确认
VCC
VSS
字地址
缓冲器
COLUMN
解码器
256
检测放大器
移位寄存器
SOIC封装（J ， K）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
24WC33 / 65 F01
SDA
START / STOP
逻辑
E
2
舞会
XDEC 128/256 128/256 X 256
WP
控制
逻辑
引脚功能
引脚名称
A0, A1, A2
SDA
SCL
WP
V
CC
V
SS
功能
器件地址输入
串行数据/地址
串行时钟
写保护
+ 1.8V至+ 6V电源
地
SCL
A0
A1
A2
I
2
C
状态计数器
SLAVE
地址
比较
24WC33 / 65 F02
存储数据
高电压/
定时控制
* Catalyst半导体是由飞利浦公司获发牌进行的
总线协议。
© 1998年由Catalyst半导体公司
特性如有变更，恕不另行通知
文档。号25064-00 2/98 S-1-
1
CATALYST [ CATALYST SEMICONDUCTOR ]
