CS42516
4.6.4.3
OLM配置＃ 3
这一行模式配置＃ 3将支持多达6声道的DAC数据， 6通道ADC数据和2
的S / PDIF的信道接收的数据，并将处理多达20位样本以48kHz的上所有的采样频率
通道为DAC和ADC 。内部和外部ADC的输出数据流被配置为使用
在CX_SDOUT输出和运行在CODEC_SP时钟速度。一号线模式2 ，支持24位SAM-
普莱斯，不受此配置的支持。
注册/位设置
功能模式寄存器（地址= 03H ）
设置CODEC_FMx = SAI_FMx = 00,01,10
设置ADC_SP SELx = 00
描述
CX_LRCK必须等于SAI_LRCK ;不支持的采样率转换
配置ADC数据使用CX_SDOUT和CODEC_SP时钟。 S / PDIF
数据被支撑在SAI_SDOUT
接口格式寄存器（地址= 04H ）
设置的DIFx位正确的串行格式
设置ADC_OLx位= 00,01
设置DAC_OLx位= 00,01
选择数字接口格式时不能在同一行模式
选择ADC的工作模式，见下面表格为有效组合
选择DAC操作模式，见下面表格为有效组合
杂项。控制寄存器（地址= 05H ）
设置CODEC_SP M / S = 1
设置SAI_SP M / S = 0或1
设置EXT ADC SCLK = 1
设置编解码器串行端口，以主模式。
设置串行音频接口端口为主机模式或从模式。
确定外部ADC时钟源编解码的串行端口。
CX_SDOUT = ADC数据
SAI_SDOUT = S / PDIF数据
DAC模式
没有一个行模式
一号线模式＃ 1
一号线模式＃ 2
CX_SCLK = Fs的64
不一步法CX_LRCK = SSM / DSM / QSM
行模式SAI_SCLK = Fs的64
SAI_LRCK = CX_LRCK
ADC模式
单线
模式＃ 1
单线
模式＃ 2
CX_SCLK = Fs的128
CX_LRCK = SSM
SAI_SCLK = Fs的64
SAI_LRCK = CX_LRCK
无效
CX_SCLK = Fs的128
CX_LRCK = SSM
SAI_SCLK = Fs的64
SAI_LRCK = CX_LRCK
CX_SCLK = Fs的128
CX_LRCK = SSM
SAI_SCLK = Fs的64
SAI_LRCK = CX_LRCK
无效
无效
无效
无效
MCLK
LRCK
SCLK
MCLK
SDOUT1
SDOUT2
SAI_SCLK
RMCK
ADCIN1
ADCIN2
SAI_LRCK
SAI_SDOUT
CX_SCLK
CX_LRCK
CX_SDOUT
64Fs
SCLK_PORT1
LRCK_PORT1
SDIN_PORT1
SCLK_PORT2
LRCK_PORT2
SDIN_PORT2
SCLK_PORT3
LRCK_PORT3
SPDIF数据
64Fs,128Fs
CS5361
CS5361
ADC数据
CX_SDIN1
CX_SDIN2
CX_SDIN3
SDOUT1_PORT3
SDOUT2_PORT3
SDOUT3_PORT3
CS42516
图18. OLM配置＃ 3
DIGITAL AUDIO
处理器
DS583F1
35
CIRRUS [ CIRRUS LOGIC ]
