CS4297A
AC '97串行端口时序
在标准测试条件除非另有说明：T已
环境
= 25° C,
AVDD = 5.0 V ， DVDD = 3.3 V ; ç
L
= 55 pF负载。
参数
复位时序
RESET ＃低电平脉冲宽度
RESET ＃无效到BIT_CLK启动延迟
第一SYNC主动到CODEC READY集
VDD稳定重置不活跃
钟
BIT_CLK频率
BIT_CLK期
BIT_CLK输出抖动（取决于XTAL_IN源）
BIT_CLK高脉冲宽度
BIT_CLK低脉冲宽度
同步频率
SYNC期
SYNC高脉冲宽度
SYNC低电平脉宽
数据建立时间和保持
从BIT_CLK的上升沿输出传输延迟
从BIT_CLK的下降沿输入建立时间
从BIT_CLK的下降沿输入保持时间
输入信号上升时间
输入信号的下降时间
输出信号的上升时间
（注4 ）
输出信号的下降时间
（注4 ）
杂项。时序参数
插槽2月末至BIT_CLK ， SDATA_IN低（ PR4 ）
同步脉冲宽度（ PR4 ）热复位
SYNC无效（ PR4 ）到BIT_CLK启动延迟
安装程序后的RESET ＃ （ ATE测试模式）边（注4 ）
的RESET ＃为Hi -Z延迟上升沿
（注4 ）
符号
T
rst_low
T
rst2clk
T
sync2crd
T
vdd2rst#
F
CLK
T
clk_period
T
clk_high
T
clk_low
F
SYNC
T
sync_period
T
sync_high
T
sync_low
T
co
T
ISETUP
T
IHOLD
T
IRISE
T
ifall
T
ORISE
T
OFALL
T
s2_pdown
T
sync_pr4
T
sync2clk
T
setup2rst
T
关闭
民
1.0
-
-
100
-
-
-
36
36
-
-
-
-
8
10
0
2
2
2
2
-
1.0
162.8
15
-
典型值
-
40.0
62.5
-
12.288
81.4
-
40.7
40.7
48
20.8
1.3
19.5
10
-
-
-
-
4
4
.28
-
285
-
-
最大
-
-
-
-
-
-
750
45
45
-
-
-
-
12
-
-
6
6
6
6
1.0
-
-
-
25
单位
µs
µs
µs
µs
兆赫
ns
ps
ns
ns
千赫
µs
µs
µs
ns
ns
ns
ns
ns
ns
ns
µs
µs
ns
ns
ns
7
CIRRUS [ CIRRUS LOGIC ]
