CS4354
4.9
4.9.1
推荐的上电和断电排序
上电顺序
请按照下面的上电顺序：
1.接通电源。
2.在电源稳定，提供正确的MCLK ， LRCK和SCLK （仅在外部
串行时钟模式）信号从电顺序的“掉电状态'看到进展
in
请参阅
在共同的外部时钟频率
串行时钟模式，并在内部串行时钟模式支持的模式。意志序列
完成和音频将从AOUTx引脚输出在50毫秒内被应用的有效时钟后。
4.9.2
断电顺序
请按照下面的断电顺序：
1.对于最小的持久性有机污染物，设置输入数字数据（ SDIN ）为零，连续至少8192个样本。
2.拆下MCLK信号不作任何glitched脉冲的MCLK引脚。
3.卸下电源电压。
注意：
甲glitched脉冲是比由最小/最大限定的期间短的任何脉冲
MCLK信号的占空比说明书和输入MCLK信号的标称频率。瞬态可能
出现在模拟输出，如果MCLK信号的占空比规范被违反时的MCLK信号
正常操作过程中被除去;看
4.10
接地和电源安排
与任何高分辨率转换器，该CS4354需要认真注意电源和接地
安排，只要它的潜在的性能是可以实现的。该
显示了VA和VL连接到清洁用品推荐的权力安排。强烈
建议在单个接地平面可以与GND引脚连接到公共平面上使用;这
是非常重要的，因为这两个引脚6和引脚10为模拟地参考CS4354 。它应该是
需要分割地平面，将CS4354应该完全在模拟平面放置。在这种CON-
成形，重要的是，该数字与模拟接地平面可以与一个低阻抗CON-一起并列
nection ，铜的理想的印刷电路板的条带，在靠近CS4354的单个点。
所有的信号，特别是钟表，应保持远离FILT +引脚，以避免不必要的耦合
到DAC 。
4.10.1电容布局
去耦电容应尽可能靠近器件成为可能，与低价值的陶瓷
电容是最接近的。为了进一步减少阻抗，这些电容应位于
同一PCB层作为设备。看
跨针对存在的电压。
这是选择合适的电容器的额定电压和方向，如果电解电容有用
被使用。
该CDB4354评估板演示了最佳的布局和电源布置。
18
DS895A2
CIRRUS [ CIRRUS LOGIC ]
