CS4525
LVD
DGND
VD_REG
VD
VA_REG
AGND
FILT +
VQ
AFILTL
AFILTR
AINL
AINR
OCREF
9
10
11
12
13
14
15
16
17
18
19
20
21
VD电压电平指示器
（输入） - 标识连接至VD的电压电平。当应用
5.0 V至性病， LVD必须连接到性病。当应用2.5 V或3.3 V至VD ， LVD必须
DGND 。
数字地
（输入） - 地面的内在逻辑和数字I / O 。
核心逻辑电源
（输出） - 用于数字逻辑内部产生低电压电源。
动力
（输入） - 为内部稳压器和数字I / O电源正极。
模拟电源
（输出）
- 内部产生积极的动力为模拟部分和I / O 。
模拟地
（输入） - 为内部模拟部分和I / O的参考地。
正参考电压
（输出） - 正参考电压为内部ADC采样
电路。
共模电压
（输出） - 内部共模电压滤波连接。
抗混叠滤波器连接
（输出） - 用于ADC输入抗混叠滤波器的连接。
模拟量输入
（输入） - 满量程输入电平在ADC模拟特性指定
规格表。
过电流基准设置
（输入） - 设置过电流检测基准。
保护地
22,23
27,28
电源地
（输入） - 地面的各个输出功率半桥器件。
33,34
37,38
24
输出斜坡电容
（输入） - 所采用的PWM PopGuard过渡过程控制来抑制
在半桥配置的输出的初始流行。
RAMP_CAP
VP
OUT4
OUT3
OUT2
OUT1
PWM_SIG2
PWM_SIG1
DLY_SDOUT
DLY_SDIN /
EX_TWR
AUX_SDOUT
AUX_SCLK
AUX_LRCK /
AD0
SYS_CLK
XTO
XTI
散热垫
25,30,
高压电源
（输入） - 对个人半桥器件的高电压电源。
31,36
26
29
32
35
39
40
41
42
PWM输出
（输出） - 放大PWM功率输出。
逻辑电平PWM输出
（输出） - 逻辑电平PWM开关信号。
延迟的串行音频数据输出
（输出） - 输出为二的补码的串行音频数据。
延迟的串行音频数据输入
（输入） - 输入为二的补码的串行音频数据。
外热警告
（输入） - 输入用于外部热警告信号。通过可配置
在I²C控制端口。
辅助端口串行音频数据输出
（输出） - 输出的二进制补码辅助端口串行
数据。
辅助端口的串行时钟
（输出）
- 串行时钟的辅助端口串行接口。
辅助端口向左向右时钟
（输出）
- 确定哪个通道，左或右，是目前
活性的串行音频数据线。
AD0
（输入）
- 设定I²C器件地址的LSB 。感测到的RST上的释放。
系统时钟
（输入/输出） - 时钟源的内部逻辑，处理和调制器。这
引脚应连接到通过一个10kΩ的接地未使用时。
晶体振荡器的输出
（输出）
- 晶体振荡器驱动器输出。
晶体振荡器输入
（输入） - 晶体振荡器驱动器的输入。
散热垫
- 热救济垫优化散热。看
了解更多信息。
43
44
45
46
47
48
-
DS726PP3
9
CIRRUS [ CIRRUS LOGIC ]
