CS470xx数据表
音频SOC处理器家族
5.10数字开关特性 - 串行控制端口 - SPI主模式
参数
符号
民
典型
最大
单位
SCP_CLK频率
1
,
2
EE_CS下降到SCP_CLK上涨
3
SCP_CLK低的时间
SCP_CLK时候
建立时间SCP_MISO输入
保持时间SCP_MISO输入
SCP_CLK低到SCP_MOSI输出有效
SCP_CLK低到EE_CS下降
SCP_CLK低到EE_CS上涨
f
SPISCK
t
spicss
t
spickl
t
spickh
t
SPIDSU
t
spidh
t
spidov
t
SPICSL
-
-
18
18
9
5
-
7
-
11 * DCLKP +
( SCP_CLK PERIOD ) / 2
F
XTAL
/2
-
-
-
-
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
EN
ð TI
EL一
L
博士生
R
I A
t
spicsh
t
spicsx
t
spidz
11 * DCLKP +
( SCP_CLK PERIOD ) / 2
3*DCLKP
-
t
spickl
1
2
6
7
0
5
6
7
t
spickh
A5
t
spidh
A0
读/写
t
spidov
最高位
最低位
最高位
最低位
积极EE_CS之间的总线空闲时间
SCP_CLK下降到SCP_MOSI输出高阻
1. f
SPISCK
表示硬件的最大速度。系统设计应注意的实际
通信端口的最大速度可以由固件应用受到限制。
2.见
3. SCP_CLK期指SCP_CLK的期间作为在一个给定的应用中使用。它不是指一个
测试参数
t
spicss
D
EE_CS
t
SPICSL
SCP_CLK
O
N
SCP_MISO
C
FI
0
1/
f
SPISCK
A6
t
SPIDSU
SCP_MOSI
网络连接gure 8 。
串行控制端口 - SPI主模式时序
DS787PP1
版权所有2009 Cirrus Logic公司
FT
-
8
-
-
-
20
t
spicsx
t
spicsh
t
spidz
21