CS5376A
3.3时钟发生器
一个单一的32.768 MHz的低抖动时钟输入，
可以从基于PLL VCXO一产生，是重新
引入来驱动CS5376A设备。时钟输入
对于其它系统设备由时钟输出驱动
把从CS5376A 。
3.7数据采集
数据从CS5376A通过收集
串行数据端口（ SD端口）。自动地或经
要求，这取决于如何SDTKI引脚连接 -
ED的SD端口初始化串口交易反式
从输出FIFO到系统FER的32位数据
遥测。输出FIFO有八个数据的位置
允许收集数据的延迟。
3.4同步
数字滤波器的相位和模拟采样定时
FOUR
∆Σ
连接到CS5376A调制器是
通过SYNC引脚的上升沿同步。如果
一个同步信号是由相同的接收
在测量网络中的所有CS5376A设备，
在网络同步采样瓜尔
及担。
3.8集成外设
测试比特流（ TBS ）
内置了CS5376A的数字信号发生器
产生一个1位的
∆Σ
正弦波或脉冲函数。
该数字测试比特流可以被连接到所述
CS4373A测试DAC打造高品质模拟
测试信号，或者它可以在内部环回至
CS5376A MDATA输入来测试数字滤波器
和数据采集电路。
休息时间
定时信息中的数据被记录collec-
化由选通TIMEB引脚。专用标志
在样品状态位，结核病，置高，表示
在该测量时间OC-事件
curred 。
通用I / O（ GPIO ）
十二个通用引脚可在
CS5376A用于系统控制。每个引脚可以设定为
输入或输出，高或低，具有内部上拉
使能或禁用。的CS3301 / 02 ，
CS5371 / 72和CS4373A器件如图9顷
通过简单的控制引脚设置配置
通过CS5376A的GPIO引脚。
串行外设接口2 （ SPI 2 ）
次级主方式的串行口通讯
美食与外部串行外设。
JTAG端口
边界扫描JTAG是IEEE 1149.1标准。
3.5系统配置
通过SPI 1个串行端口，滤波器系数和
数字滤波寄存器的设置可以是亲
编程由单片机或自动
从复位后外部EEPROM加载。系
只需要为统配置
CS5376A设备，如其它设备被配置
通过CS5376A通用I / O引脚。
两个寄存器中的数字滤波器， SYSTEM1和
SYSTEM2 （ 0x2c上， 0x2D ） ，提供给使用者所
罚款的系统信息。这些都是一般用途
造成登记，将持有的任何24位的数据值
写入到它们。
3.6数字滤波器操作
经过模拟到数字的转换发生在
调制器，过采样的1位
∆Σ
数据被读出
为通过MDATA引脚的CS5376A 。该
数字滤波器再通过烯处理数据
体健滤波器阶段，抽取到24位字在
编程输出率。最后的24位
样品被连接与8位的状态字
并放置到输出FIFO中。
20
DS612F3
CIRRUS [ CIRRUS LOGIC ]
