CS5376A
MCLK
MCLK/2
则msync
MDATA [4： 1]
MFLAG [4： 1]
MCLK /
则msync
生成
MDI输入
512千赫
CLK
SYNC
SINC
滤波器
FIR
过滤器
IIR
滤波器
直流偏移
&增益
更正
输出到高速串行数据端口（ SD端口）
输出速率4000 SPS 〜 1 SPS
图20.调制器数据接口
10.MODULATOR接口
该CS5376A进行数字滤波最多
FOUR
∆Σ
调制器。从调制信号
通过调制器的数据接口相连接
（MDI） 。
10.2调制器时钟发生器
在MCLK和MCLK / 2输出低抖动，
从生成的低偏移调制器的时钟
32.768 MHz的主时钟。
MCLK通常工作在2.048兆赫，除非AN-
考勤低功耗模式需要1.024 MHz的MOD-
软件模拟器时钟。 MCLK / 2总是产生一个时钟，
半部的所述选定的MCLK速率。
MCLK的速率被选择，并且MCLK和
MCLK / 2输出由数字位启用
过滤配置寄存器（ 0×00 ） 。默认情况下， MCLK
和MCLK / 2被禁用，驱动为低电平。
10.1引脚说明
MCLK ， MCLK / 2 - 引脚13 ， 12
调制器的时钟输出。名义上2.048兆赫
和1.024兆赫。
则msync - 14针
调制器的同步信号输出。 Generat-
编辑从SYNC输入。
MDATA1 - MDATA4 - 引脚15 ， 17 ， 19 ， 21
调制器的数据输入，名义上是512 kbit / s的。
MFLAG1 - MFLAG4 - 引脚16 ， 18 ， 20 ， 22
调制器输入的标志。调制时驱动为高电平
Tor是不稳定的，由于模拟超量程信号。
10.3调制器同步
该则msync输出信号上进行以下输入
SYNC引脚。则msync相位对齐调制器
采样时刻保证同步模拟
跨测量网络采样。
则msync是由CONFIG寄存器中的使能位
（ 0×00 ） 。默认情况下， SYNC输入不会导致
则msync输出。
DS612F3
39
CIRRUS [ CIRRUS LOGIC ]
