CS5461A
2.引脚说明
水晶退房
XOUT
CPU时钟输出
CPUCLK
正数字电源
VD +
数字地
DGND
串行时钟
SCLK
串行数据输出继电器
SDO
芯片选择
CS
模式选择
模式
差分电压输入
VIN +
差分电压输入
VIN-
参考电压输出
VREFOUT
参考电压输入
VREFIN
时钟发生器
水晶退房
水晶
CPU时钟输出
控制引脚和串行数据I / O
串行时钟输入
串行数据输出
芯片选择
模式选择
高频能量
产量
RESET
打断
能源输出
串行数据输入
模拟量输入/输出
差分电压输入
差分电流输入
参考电压输出
参考电压输入
电源连接
正数字电源
数字地
正模拟电源
模拟地
电源故障监控器
3
4
14
13
VD +
- 正数字电源。
DGND
- 数字地。
VA +
- 正模拟电源。
AGND
- 模拟地。
PFMON
- 电源故障监控引脚监视模拟电源。如果PFMON的电压阈值是
不满足，低电源检测（ LSD ）位设置在状态寄存器。
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
XIN
SDI
E2
E1
INT
RESET
E3
PFMON
IIN +
IIN-
VA +
AGND
水晶
串行数据输入
能量输出2
能量输出1
打断
RESET
高频能量输出
电源故障监控器
差动电流输入
差动电流输入
正模拟电源
模拟地
1,24
XOUT ， XIN
- 一个反相放大器的输出和输入。当连接到发生振荡
一个晶体，提供了一个芯片上系统时钟。可替换地，外部时钟可以被提供给
XIN引脚提供系统时钟器件。
CPUCLK
- 片上振荡器，它可以驱动一个标准的CMOS负载输出。
2
5
6
7
8
18
19
20
21,22
23
SCLK
- 施密特触发输入引脚。从SDI引脚的时钟到数据接收缓冲区进出
发送缓冲器到SDO引脚，当CS为低电平。
SDO
- 串行端口数据输出pin.SDO被迫进入高阻抗状态，当CS为高电平。
CS
- 低，激活的串行端口接口。
模式
- 高，使得“自动启动”模式。 MODE引脚被拉低的内部电阻。
E3
- 低电平脉冲输出频率正比于有功功率。用于辅助
在系统校准。
RESET
- 施密特触发输入引脚。低激活复位时，所有内部寄存器（其中一些
驱动输出引脚）设置为默认状态。
INT
- 低，表明发生启用的事件。
E1,
E2
- 低电平脉冲输出频率正比于有功功率。如果指示
测量的能量为负。
SDI
- 串口数据输入引脚。数据将被输入在由SCLK确定的速率。
9,10
15,16
11
12
VIN + ， VIN-
- 差分模拟输入引脚上的电压通道。
IIN + ， IIN-
- 差分模拟输入引脚的电流通道。
VREFOUT
- 片上电压参考输出。该参考电压的标称magni-
为2.5V突地和被引用到变换器AGND引脚。
VREFIN
- 输入到该引脚建立了芯片上的调制器的电压参考。
1
7
6
DS661F2
CIRRUS [ CIRRUS LOGIC ]
