CS5530
开关特性
( VA + = 2.5 V或5 V± 5 % ; VA- = -2.5V ± 5 %或0 V ; VD + = 3.0 V± 10 %或5V ± 5 % ; DGND = 0 V ;级别:逻辑0 = 0
V,逻辑1 = VD + ; ç
L
= 50 pF的;参见图1和2)。
参数
主时钟频率
主时钟占空比
上升时间
(注22 )
所有数字输入除了SCLK
SCLK
任何数字输出
(注22 )
所有数字输入除了SCLK
SCLK
任何数字输出
XTAL = 4.9152兆赫
(注23 )
t
上升
-
-
-
t
秋天
-
-
-
t
OST
SCLK
脉冲宽度高
脉冲宽度低
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
-
0
250
250
-
-
50
20
-
-
-
1.0
100
-
-
2
-
-
µs
µs
ns
ms
兆赫
ns
ns
-
-
50
1.0
100
-
µs
µs
ns
(注21 )
外部时钟或晶振
符号
MCLK
1
40
4.9152
-
5
60
兆赫
%
民
典型值
最大
单位
下降时间
启动
振荡器起振时间
串行端口时序
串行时钟频率
串行时钟
SDI写时序
CS启用以有效锁存时钟
数据建立时间之前SCLK上升沿
数据保持时间后SCLK上升沿
SCLK下降沿之前CS禁用
SDO读时序
CS到数据有效
SCLK下降沿到新的数据位
CS上升沿到SDO高阻
-
-
-
-
-
-
150
150
150
ns
ns
ns
50
50
100
100
-
-
-
-
-
-
-
-
ns
ns
ns
ns
注: 21设备参数与4.9152 MHz的时钟规定。
22.用10%的利息波形90 %的点指定。输出负载为50pF 。
23.振荡器起振时间随晶体参数。当使用本规范不适
外部时钟源。
DS742F3
9