CS8422
参数
SDIN / TDM_IN建立时间之前I / OSCLK上升沿
SDIN / TDM_IN保持时间后I / OSCLK上升沿
TDM模式OSCLK频率
TDM模式OSCLK下降沿到OLRCK边缘
RMCK输出频率
MCLK_OUT频率
从模式
ISCLK频率
ISCLK高时间
ISCLK低电平时间
OSCLK频率
OSCLK高时间
OSCLK低电平时间
I / OLRCK边缘到I / OSCLK上升沿
I / OSCLK上升沿到I / OLRCK边缘
OSCLK下降沿/ OLRCK边到SDOUT输出
有效
SDIN / TDM_IN建立时间之前I / OSCLK上升沿
SDIN / TDM_IN保持时间后I / OSCLK上升沿
TDM模式OLRCK高电平时间
TDM模式OLRCK上升沿OSCLK上升沿
TDM模式OSCLK上升沿OLRCK下降沿
主模式
的I / OSCLK频率（非TDM模式）
I / OLRCK占空比
I / OSCLK占空比
I / OSCLK下降沿到I / OLRCK边缘
OSCLK下降沿到SDOUT输出有效
SDIN / TDM_IN建立时间之前I / OSCLK上升沿
SDIN / TDM_IN保持时间后I / OSCLK上升沿
TDM模式OSCLK频率
TDM模式OSCLK下降沿到OLRCK边缘
注意事项：
7. CS8422电后， RST应保持低电平，直到电源和时钟解决。
8.如果ISCLK被选择作为时钟源为PLL ，那么采样率= ISCLK / 64 。
t
FSM
t
lcks
t
DPD
t
ds
t
dh
48*Fsi/o
45
45
-
-
4.7
7.3
-
-
-
-
-
-
-
-
-
-
-
128*Fsi/o
55
55
5.7
5.4
-
-
31
5.7
兆赫
%
%
ns
ns
ns
ns
兆赫
ns
t
SCKH
t
SCKL
t
lcks
t
lckd
t
DPD
t
ds
t
dh
t
lrckh
t
FSS
t
FSH
t
SCKH
t
SCKL
-
9.2
9.2
-
28.7
28.7
7.4
6.2
-
4.7
7.3
20
7.0
6.2
-
-
-
-
-
-
-
-
-
-
-
-
-
-
49.152
-
-
15.7
-
-
-
-
25.6
-
-
-
-
-
兆赫
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
FSM
VL = 1.8 V ， 2.5 V
-
-
-
-
31
31
兆赫
兆赫
符号
t
ds
t
dh
民
2.2
5.5
-
-
典型值
-
-
-
-
最大
-
-
49.152
4.2
单位
ns
ns
兆赫
ns
18
DS692PP2
CIRRUS [ CIRRUS LOGIC ]
