CPC7583
表13.真值表为CPC7583BC和CPC7583BD
INRING
0V
0V
0V
5V
5V
0V
5V
5V
别
CARE
1
肠癌
0V
0V
5V
0V
5V
5V
0V
5V
别
CARE
INtestout
0V
5V
0V
0V
0V
5V
5V
5V
别
CARE
TSD
5V/Float
1
5V/Float
1
5V/Float
1
5V/Float
1
5V/Float
1
5V/Float
1
5V/Float
1
5V/Float
1
0V
2
TESTIN
开关
关闭
关闭
On
关闭
关闭
On
关闭
关闭
关闭
休息
开关
On
关闭
关闭
关闭
关闭
关闭
关闭
关闭
关闭
RingTest
开关
关闭
关闭
关闭
关闭
On
关闭
关闭
On
关闭
环
开关
关闭
关闭
关闭
On
关闭
关闭
关闭
关闭
关闭
TESTOUT
开关
关闭
3
On
4
关闭
5
关闭
6
关闭
7
On
8
关闭
9
On
10
关闭
9
如果TSD = 5V时，热关断机制被禁用。
如果轻飘飘TSD ，热关断机制是有效的。
2
强制TSD地覆盖逻辑输入引脚，强制全关状态。
3
空闲/通话状态。
4
TESTOUT状态。
5
TESTIN状态。
6
功率振铃状态。
7
铃流发生器测试状态。
8
同时TESTOUT和TESTIN状态。
9
所有国家关闭
10
同时TESTOUT - 环测试状态。
并行输入/并行输出数据锁存器被集成到CPC7583 。该数据锁存器的操作由逻辑电平输入引脚控制
LATCH 。的数据输入到锁存器是CPC7583的输入引脚和数据锁存器的输出被用于状态的内部节点
控制权。
当锁存控制引脚为逻辑0时，数据锁存器是透明的，数据控制信号流直接输入，通过数据
锁存器状态控制。任何变化，输入将被反映在开关的状态。
当锁存控制引脚为逻辑1时，数据锁存器被激活;该CPC7583将不再作出反应，在输入控制引脚的变化。该
开关的状态现在被锁;即，开关的状态将保持，因为他们是当LATCH输入由逻辑转换
0到逻辑1的交换机将不会改变输入做出响应，只要锁存器被高举。
注意，在TSD输入不依赖于数据锁存器。的Tsd不受LATCH输入。 TSD输入将覆盖通过输入状态控制
和锁存器。
英文内容
www.clare.com
9
CLARE [ CLARE, INC. ]
