应用信息......
PLLacq
“1”
RX HOLD
X
PLL行动
购买：
设置PLL的带宽足够宽，以允许锁定到接收信号中的
小于8的过零点。只要PLLacq是一个逻辑“1”，该模式将操作。
中等带宽：
施加到所提取的时钟校正限制为
最大为±1 /第16个位周期为每两个接收到的零交叉点。锁相环开始工作
在这种模式下，为期约30位立即一个“1”到“0”的跃迁以下
PLLacq输入，其前提是在Rx保持输入是一个逻辑“1”。
窄带宽：
施加到所提取的时钟校正限制为最大
的± 1/64比特周期为每两个接收到的零交叉点。 PLL的工作在这
模式时的接收保持输入是一个逻辑“1”和PLLacq一直为逻辑“0” ，在
至少有30个位周期（中等带宽的操作，例如后）。
HOLD ：
PLL反馈回路断开，使接收到的时钟信号时飞轮
淡入淡出时间。
接收电平测量行动
CLAMP ：
操作为一个位时间之后的“0”到RxDCacq输入的“1”的转换。该
外部电容朝向接收之间的电压中途快速充电
信号输入电平且V
BIAS
，随着0.5bit时间顺序的充电时间常数存在。
快速峰值检测：
作为峰值检测器，一个电容器用于将电压检测器起作用
捕捉到的Rx滤波器的输出信号的“ positive'正在进行的信号峰和其它拍摄
在“ negative'向峰值。检测器工作在这个模式每当RxDCacq输入
为逻辑“1”，除了初始的1位钳模式时间。
平均峰值检测：
提供信号的较慢的但更精确的测量
峰值幅度。
HOLD ：
电容器充电电路都被禁止，这样的电压检测器的输出
基本上保持在最后的读数（放电非常缓慢[时间常数约
2,000bits ]对V
BIAS
).
X =不关心
“1”到“0”的
“1”
“0”
“1”
“0”
“0”
RxDCacq接收保留
“0”到“1”的
X
“1”
X
“0”
“1”
“0”
“0”
表2 PLL和接收电平测量操作模式
接收时钟提取
由锁相环同步（ PLL ）
电路的过零点输入的数据中，“接收的
时钟提取“电路控制的”接收时钟“
输出。接收时钟也可用于内部的
数据提取电路。 PLL的参数可以是
由“接收电路控制的投入PLLacq和Rx变化
持在4 PLL模式之一进行操作描述
在表2中。
接收数据提取
在“接收数据提取”电路决定是否
每个接收到的比特是“ 1”还是“0”通过取样输出
在Rx滤波器中的每个比特周期的中间，并
所采样的电压进行比较与阈值
源自“水准测量”电路。这
阈值变化，对位逐位基础，以补偿
对于码间干扰取决于所选择的
BT 。所提取的数据是从“ Rx数据”输出
销，并应在外部的上升采样
在边缘“接收时钟”。
接收S / N检测
在“接收S / N检测器”系统的分类
传入过零点的好坏取决于
时，当每个交叉实际发生的时间
相对于如由确定其预期时间
时钟提取的PLL 。此信息然后
处理，以提供一个逻辑电平输出在'接收
S / N'脚;一个“高”电平表示的一系列良好的
口岸，一个“低”级别表示BAD交叉。
7
通过平均该输出能够推导出一个
测量的信号 - 噪声比，并因此对
误码率的接收信号的。
CMLMICRO [ CML MICROCIRCUITS ]
