贝尔202兼容的调制解调器
FX614
FX614
D4/P3
PIN号
9
信号
描述
名字
V
BIAS
TYPE
O / P
内部产生的偏置电压为VDD / 2举行
当该装置不处于“零功耗”模式。
应该由一个电容去耦到VSS
安装在靠近器件引脚。
逻辑电平输入，用于启用/禁用
均衡器中的接收滤波器。参见1.5.4节。
的逻辑电平输入，用于任一原始输入到
FSK调制器或数据，并依据重新定时
上的M0 ， M1和CLK输入的状态。看
第1.5.9 。
的逻辑电平的输入可被用于时钟
在FSK数据再定时或移出数据位
块。
一个逻辑电平输出携带任何原
在FSK解调器或重新定时的输出
根据M0 ， M1的状态字符
和CLK输入。参见1.5.8节。
片上能量的逻辑电平输出检测
电路。
"Ready为片上的数据transfer"输出
数据再定时电路。这种漏极开路低电平有效
输出可以被用作一个中断
请求/唤醒输入到相关联的
µ
C.
一个外部上拉电阻应连接
之间的输出和VDD 。
正电源轨。水平和阈值
该装置内的是正比于该电压。
应该由一个电容去耦到VSS
安装在靠近器件引脚。
10
RXEQ
I / P
11
TXD
I / P
12
CLK
I / P
13
RXD
O / P
14
DET
O / P
15
RDYN
O / P
16
V
DD
动力
注意事项：
I / P =
O / P =
输入
产量
该装置能够检测和解码的小幅度信号。为实现这一V
DD
和V
BIAS
去耦和保护路径接收来自外来的带内信号是非常重要的。这是
建议将去耦电容器被放置成使得它们与所述设备之间的连接
引脚是尽可能短。地平面保护接收路径有助于减轻干扰
信号。
©
1997消费者微电路有限公司
4
D/614/4
CMLMICRO [ CML MICROCIRCUITS ]
