引脚数
FX641
D2/P4
13
无内部连接;离开开路。
功能
14
第2章放大器在（ + ） ：
正输入通道2输入放大器。参见图2和3 。
15
第2章放大器输入（ - ） ：
负输入通道2输入放大器。参见图2和3 。
16
第2章放大器输出：
通道2的输入昂普利耶的输出。参见图2和3 。
17
输出选择：
一个逻辑输入来设置通道1和通道2输出模式。
当高（逻辑“1” ） ，则输出的音频跟随器模式;当低电平（逻辑“0” ） ，则输出
在包模式。
18
预设级别：
一个逻辑输入来设置FX641的感光度模式。
当高（逻辑“1” ） ，两个通道都在固定感光度模式。外部元件
执政的输入灵敏度;该系统选择输入选择12kHz的或16kHz的操作。当低
（逻辑0 ） ，两个通道都在受控感光度模式。器件的灵敏度和系统
选择是通过片选/串行数据/串行时钟输入。该输入具有内部上拉
电阻器芯片（固定感光度模式） 。
19
片选：
使用FX641的控制。当片选输入数据装载使用
灵敏度模式（参见图9）。
该器件被选中时，该输入设置为低电平（逻辑0 ） 。
当设备在固定感光度模式下此输入应连接到无论是V
SS
或V
DD
.
20
串行时钟：
使用FX641的控制。当串行时钟输入的数据加载使用
灵敏度模式（参见图9）。数据被加载到FX641在这个时钟的上升沿。
当设备在固定感光度模式下此输入应连接到无论是V
SS
或V
DD
.
21
串行数据：
使用FX641在受控时，串行数据输入在数据加载使用
灵敏度模式（参见图9和表2）。
当设备在固定感光度模式下此输入应连接到无论是V
SS
或V
DD
.
22
系统选择：
在固定感光度模式下，该引脚选择的系统频率。
高（逻辑' 1 '） = 12kHz的;低（逻辑0 ） = 16kHz的。
在受控感光度模式下，该引脚应连接到VDD或悬空。
该管脚的芯片内部上拉电阻。
23
无内部连接;离开开路。
24
V
DD
:
正电源轨;单一，稳定的电源是必需的。临界水平和电压范围内
的FX641取决于此供应。该引脚应去耦至V
SS
由电容
安装在靠近引脚。
CMLMICRO [ CML MICROCIRCUITS ]
