FX802
DVSR ç
ODEC
串行
时钟
命令
数据
REPLY
数据
CS
IRQ
XTAL /
时钟
XTAL
音频
IN
音频
绕行
音频
OUT
C- BUS接口和控制逻辑
时钟
发电机
解码器
产量
V
BIAS
控制
播放
命令
卜FF器
商店
命令
卜FF器
注册
状态
注册
ENCODE
时钟
解码
时钟
数据
读
计数器
数据
写
计数器
演讲
播放
计数器
演讲
商店
计数器
编码器
时钟
解码器
时钟
动力
ASSESS
MOD
解调
空闲
图案
DRAM控制和定时
直接访问时钟和数据
WE
CAS
RAS RAS 1 2 3 RAS RAS 4
A9
A8
A7
A6
A5
A4
A3/ECK
A2/DCK
A0/ENO
（编码器
OUT ）
A1 / DEI
（解码器
IN）
V
DD
DRAM地址线
V
BIAS
V
SS
图1 FX802 DVSR编解码器
简要说明
该FX802 DVSR编解码器包括：
连续可变斜率增量调制（ CVSD ）
编码器和解码器。
控制和定时电路为最多的外部4Mbits
动态随机存取存储器（DRAM） 。
“C - BUS ”
μprocessor
接口和控制逻辑。
当与外部DRAM中使用的FX802具有四个主
功能：
q
语音存储
存在于音频输入的语音信号可以被数字化
由CVSD编码器，并存储所产生的比特流
在DRAM中。这个过程还提供了输入的读数
对于由系统使用的功率电平
μ控制器。
q
语音回放
预先数字化的语音数据可以从DRAM读
并转换回模拟形式，由CVSD
解码器。
q
数据存储
从系统发送过来的“ C总线”的数字数据
μ控制器
可被存储在DRAM中。
q
数据检索
数字数据可以从DRAM读，并发送
“C - BUS ”到系统中
μ控制器。
语音存储和播放，可以执行
同时进行数据的存储或检索。
的FX802也可以使用未经DRAM（作为一个“待机动
独“ CVSD编解码器） ，在这种情况下直接访问
提供给CVSD编解码器的数字数据信号和时钟信号。
所有功能都通过“C - BUS ”从控制命令
该系统
μ控制器。
的存储，恢复和重放功能
FX802可用于：
q
应答机应用中，传入
语音消息存储供以后调用。
q
忙缓冲，传出语音消息被存储
暂时，直到发射信道空闲。
q
自动变速器的预录“报警”或
状态公告。
q
时域置乱讲话的消息。
q
VOX控制发射器的功能。
q
临时数据存储的应用程序，如
缓冲过的空气的数据传输。
片三角洲编解码器支持输入和输出
模拟开关电容滤波器和音频输出
开关电路。 DRAM控制和定时电路
提供了所有必要的地址，控制和刷新
信号接口到外部DRAM 。
的FX802 DVSR编解码器是一个低功率的5伏的CMOS大规模集成电路
装置。
出版ð / 802 / 1995年12月4日
CMLMICRO [ CML MICROCIRCUITS ]
