CY22393 ， CY22394 ， CY22395
地址S 2 （1,0）
49H
4AH
4BH
4CH
4DH
4EH
4FH
50H
51H
52H
53H
54H
55H
56H
57H
111
110
101
100
011
b7
b6
b5
b4
b3
b2
b1
b0
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
DIVSEL
PLL1_En
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
DIVSEL
PLL1_En
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
DIVSEL
PLL1_En
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
DIVSEL
PLL1_En
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
DIVSEL
PLL1_En
PLL1_LF [2 ：0]的
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
串行总线编程协议和时序
该CY22393 ， CY22394和CY22395有一个2线串行
接口在系统编程。他们使用的SDAT和
SCLK引脚和操作高达400千比特/秒的读或写模式。
除了将数据保持时间，它是兼容的余
2
C总线
标准。基本写入串行格式如下：
起始位; 7位器件地址（ DA ） ; R / W位;从时钟
应答（ACK ） ; 8位内存地址（ MA） ; ACK ; 8位
数据; ACK ; 8位数据中的MA +如果需要1; ACK ;在8位数据
MA + 2 ; ACK ;等等，直到停止位。基本串行格式illus-
trated在
数据有效
数据是有效的，当在时钟为高电平时，也只能是跃迁
当在时钟为低时，如图tioned
数据帧
每一个新的数据帧由起始和停止序列表示，
如图
启动顺序 - 起始帧由SDAT变低指示
当SCLK为高。一开始信号发出，接下来的每一次
8位的数据必须是器件地址（ 7位）和R / W位，
接着寄存器地址（8位）和数据寄存器（ 8
位）。
停止序列 - 停止帧是由SDAT变为高电平表示
当SCLK为高。一个停止帧释放总线写入
在同一总线或写入另一个随机对另一部分
寄存器地址。
默认的启动条件为CY22393 / 95分之94
每台设备的缺省（编程）状态一般
通过使用客户的分销商，谁的方案将设备设置
通过CyClocksRT ，赛普拉斯propri-产生JEDEC规定的文件
etary开发软件。部分发运的工厂都
空白和未编程。在这种情况下，所有位都被设置为0，
所有输出三态和晶体振荡器电路被激活。
虽然用户可以自己开发的子程序进行编程的任何或
所有在下面几页中描述的各个寄存器，
它可以更容易地简单地使用CyClocksRT以产生
所需的寄存器设置文件。
应答脉冲
在写模式的CY22393 ， CY22394和CY22395
回应每8位一个应答脉冲。要做到
这一点，他们N个时拉SDAT线低* 9
th
时钟周期，
如图
传输） 。在读取模式下，主机产生
确认脉冲中的数据包被读取之后。
设备地址
设备地址是字段中配置了一个7位的值
编程。通过编程不同的设备地址，二
或更多个部分被连接到串行接口，并且可以是
独立地进行控制。设备地址是结合
一个读/写位为LSB的和之后的每个发送的开始位。
默认的串行接口地址为69H ，但必须要有一个
在您的系统中的其他设备发生冲突，这也可以
使用CyClocksRT改变。
写操作
写入单个字节
一次有效的写操作必须有一个完整的8位寄存器地址
从主，这是沿袭了器件地址后，
从奴隶（ ACK = 0 /低）应答位。下一个
8位必须包含用于存储数据字。后
当接收到数据字时，从与另一响应
确认位（ ACK = 0 /低） ，并且主机必须结束
写序列与一个停止条件。
文件编号： 38-07186牧师* D
第9页的19
CYPRESS [ CYPRESS SEMICONDUCTOR ]
